AM是幅度調(diào)制，因此只需要將基帶信號(hào)與載波信號(hào)相乘；FM是頻率調(diào)制，以頻率的變化來表示基帶信號(hào)。

好在FPGA有NCO IP核，其內(nèi)部的原理，是將一個(gè)完整的正弦波信號(hào)分為2的32次方點(diǎn)數(shù)，將點(diǎn)數(shù)存放在ROM內(nèi)，然后使用頻率控制字作為讀數(shù)據(jù)地址，頻率控制字越大，點(diǎn)數(shù)的跨度越大，輸出的波形周期越小，頻率越大。

所以只需要將基帶信號(hào)的變化加入到載波頻率控制字上，便可以達(dá)到頻率調(diào)制的效果。NCO的內(nèi)容可以看之前的那篇講述DDS上變頻的文章，Xilinx稱之為DDS，Altera稱之為NCO。

為了方便板上驗(yàn)證，這里使用NCO產(chǎn)生基帶信號(hào)，模擬整體過程。

使用50M時(shí)鐘，NCO的相位精度為32，基帶信號(hào)使用200kHz頻率，算出的頻率控制字為17179869；輸出的基帶信號(hào)位寬為16位；載波設(shè)為20MHz信號(hào)。輸出的基帶信號(hào)轉(zhuǎn)為載波頻率控制字的變化量，需要乘上一個(gè)倍數(shù)，倍數(shù)關(guān)系大致為：

將數(shù)值帶入，算出倍乘因子是131。這里的倍數(shù)控制調(diào)制深度，不宜設(shè)的過大。將算出的數(shù)值與載波的頻率控制字相加，代碼如下：

module phi_control2(
       input clk,
       input rst,
       input [26:0]sig_phi,
       output reg [31:0]phi
       );
 parameter phi_t =171798691 ; //
 
 //assign phi = phi_t + {{5{sig_phi[26]}},sig_phi};
 always @ (posedge clk or posedge rst)
 begin
  if (rst)
   phi <= 'd0;
  else
   phi <= phi_t + {{5{sig_phi[26]}},sig_phi};
 end
endmodule

由于變化量的數(shù)值與頻率控制字不是相同位寬，而且變化量的值是有符號(hào)數(shù)，所以需要進(jìn)行符號(hào)位擴(kuò)展，將兩個(gè)參數(shù)的位寬補(bǔ)至相同。將最終的頻率控制字送入NCO，輸出的就是FM調(diào)制信號(hào)。

SignaltapII 抓取的FM調(diào)制圖

將數(shù)據(jù)保存為txt，在matlab讀取并做頻譜分析，結(jié)果如圖，截位肯定會(huì)損失精度。

調(diào)制的結(jié)構(gòu)圖如下圖所示：