基于CPLD/FPGA器件實現主從式下載開發系統的應用方案

1 引言

當前在EDA領域，只要具備臺式或筆記本電腦并裝有工具軟件，就可以方便地對可編程 ASIC(CPLD/FPGA)進行設計開發，在系統可編程(ISP)器件為我們提供了這種便利條件。ISP方式雖然可以用一根下載電纜代替了編程器，但兼有提供下載和演示環境兩大功能的可編程ASIC開發系統對于用戶來說仍是必須的。本文提出的主從式下載開發系統可以適配多種目標芯片，具有較寬的開發應用范圍，經過幾年的教學、科研實踐，使用效果良好。

2 系統結構及工作原理

對ASIC器件設計開發的前期工作主要依靠對某種EDA工具軟件使用。對于其工具軟件和硬件編程語言，必須通過實踐鍛煉方能熟練使用和達到掌握技巧的程度。對應用系統和目標芯片進行開發，先要使用EDA工具軟件所提供的文本和圖形輸入方式進行描述和綜合，并要通過仿真驗證。而后的工作就是將設計完成并通過仿真的熔絲圖文件對目標芯片下載，并在系統板提供的開發環境中直接進行功能演示。因而下載開發系統的基本結構必須具備輸入和輸出功能。設計數字電路或系統往往需要多種頻率資源，故系統板要提供時鐘配置和頻率選擇功能。而要完成開發系統的復雜工作和模式選擇，系統控制功能也是必須的。基于以上思路設計開發的系統電路框圖如圖1所示。

2.1 主從式結構

本機最大的特點是系統采用主從式開發結構，將目標芯片安裝在一個小型轉接板上，再將轉接子板插到系統母板上配合工作。主系統母板是固定的，對不同的芯片只需換用不同的轉接子板，避免了以往開發系統只能對單一型號芯片進行開發應用的弊端，大大拓寬了目標芯片的可選性和開發系統的應用范圍。目前設計的開發系統適用于6000門規模的芯片開發，以及LATTICE、XILINX、ALTERA等多家公司的不同芯片。主從式開發結構保證了系統的通用性和易于升級，只要稍加改進就可形成從2000門到100000門以上邏輯資源、從5V 到3.3V、2.5V、1.8V兼容工作電壓的系列產品。

2.2 輸出部分

輸出部分主要采用數碼管顯示并有發光二極管顯示以及揚聲器發聲裝置。考慮到數碼管占用較多的用戶資源，我們采用一種動態掃描方式，在輸出數碼管顯示數據時同時輸出與該數據相對應的數碼管地址，經地址譯碼器形成數碼管選通信號。具體實現時用一片Isp LSI1016可編程器件配置數據選擇器和譯碼器，地址譯碼功能通過89C51單片機控制實現。這種方案大大節省了輸出口資源和譯碼驅動器件，提高系統可靠性同時減少印板空間。

設計系統具有三種顯示模式：準靜態顯示、十六進制碼輸入動態顯示和段碼輸入動態顯示，用戶通過撥碼開關或跳線進行模式選擇。

2.3 輸入部分

采用8鍵KEY 0~ KEY 7，鍵盤信號經89C51單片機處理后通過三態緩沖門送至用戶芯片，根據不同工作要求，鍵盤設計有四種輸入模式：琴鍵模式、乒乓模式、脈沖模式和二進制計數模式。除此之外第八鍵還可為特殊功能做單步時鐘輸入模式。

2.4 時鐘資源及分頻

使用IspLSI1016同時配置時鐘產生單元，系統由晶振產生32768 Hz時鐘，經1016內部分頻可以輸出十種頻率，這十種頻率與另外單獨產生的12 MHz信號組合使用(分為四組)，可基本滿足設計需要。對1016的ABEL-HDL語言描述(包括配置信號源部分的計數、分頻和顯示部分的譯碼器、數據選擇器)如下：

2.5 控制部分

控制部分是系統整機協調工作和智能化管理的核心部分，采用89C51單片機實現控制功能是其關鍵，采用單片機不但方便監控，并且大大減少硬件設計。如上所述，其主要控制功能包括顯示譯碼與時鐘模式選擇，數碼管掃描和鍵盤數據的處理均由軟件完成。其中軟件設計時考慮到“去抖動”、 “單鍵處理”問題，并且為防止運行程序受干擾時“跑飛”而造成死機，在程序中加入軟件“看門狗”，通過89C51的T1中斷實現監控功能。

2.6 A/D、D/A轉換接口及其它

系統設置A/D、D/A轉換接口，采用美國TI 公司的高速串行8位模數轉換器TLC549和四通道串行數模轉換器TLC5620，可以滿足要求。另外預留 VGA視頻輸入端和九芯用戶外接接口以備之需。

3 整機電路及技術指標

3.1 整機設計

完成整機設計結構如圖2所示，電路圖和印制版圖略。