一、 時鐘及鎖相環

ADSP-BF531處理器使用來自外部晶體的正弦輸入，或經過緩沖整形的外部時鐘。如果使用外部時鐘，該時鐘信號應是TTL兼容信號，而且正常運行時，此時鐘不能停止、改變、或低于指定的頻率。此外部時鐘應連到DSP的CLKIN引腳，且XTAL引腳必須懸空。

由于ADSP-BF531處理器有片內振蕩電路，所以也可以使用外部晶振。外部晶振應當連接到CLKIN和XTAL引腳，并與兩個電容相連。電容值取決于晶振的類型，應當由晶振廠商提供。內核時鐘（CCLK）和系統外設時鐘（SCLK）可由輸入時鐘（CLKIN）信號獲得，如圖5-1所示。用戶通過設置PLL_CTL中的倍頻因子，可使片上PLL倍頻CLKIN信號， CLKIN與倍頻因子的乘積為PLL輸出（VCO）的中間時鐘，內核時鐘（CCLK）和系統外設時鐘（SCLK）就是由VCO產生。

圖5-1 PLL 結構框圖

用戶可以通過四個MMR寄存器來操作或者讀取PLL的狀態。分別為分頻寄存器（PLL_DIV），PLL控制寄存器（PLL_CTL），PLL狀態寄存器(PLL_STAT)和PLL鎖定計數寄存器（PLL_LOCKCNT）。四個寄存器都是16位的，訪問時候需要注意對齊問題。

表5-1 PLL_DIV（地址：0XFFC0 0004 復位值0x0005）

表5-2 PLL_CTL（地址：0XFFC0 0000 復位值0x1400）

表5-3 PLL_STAT（地址：0XFFC0 000C 復位值0x00A2 只讀）

當用戶改變鎖相環輸出頻率時，鎖相環需要一段過渡時間，來穩定到新的輸出頻率，PLL_LOCKCNT寄存器所定義的時鐘計數就是設置新的時鐘頻率后，鎖相環鎖定需要的周期數。

二、 電源管理

1.??? 動態電源管理控制器

ADSP-BF531的動態電源管理控制器（DPMC）與PLL結合，使用戶能夠動態地控制處理器的性能和功耗。用戶可以利用DPMC提供下面的功能，對性能和功耗進行控制。

多種運行模式——ADSP-BF531有4種不同的運行模式，每個模式的性能和功耗都不同；

外設時鐘——用戶可以控制外設時鐘的關斷和接通，當一個外設處于空閑或者未被使用時，可以節省功耗；

電壓控制——ADSP-BF531提供一個片上電壓調節器，利用buck技術，它能夠操縱Blackfin處理器內核的內部電壓，從而進一步降低功耗。

2.??? 運行模式

ADSP-BF531有4種運行模式，每種模式有不同的性能/功耗特性，此外，動態功率管理有動態地改變處理器內核供電電壓的控制功能，進一步降低功耗。控制每一個ADSP-BF531處理器外設的時鐘也能降低功耗，表5-4總結了各種模式的運行特性。

表5-4 運行模式

(1)? 全速模式

全速模式是Blackfin的最高性能模式。在該模式中，PLL被全能并且不被旁路，該模式是Blackfin正常執行時的狀態，處理器和所有被使能的外設以全速運行。在該模式下，輸入時鐘（CLKIN）對內核時鐘（CCLK）的頻率比不能被改變。DMA存取可用于L1存儲器，處理器可以從全速模式切換到活動、休眠或深度休眠模式。

(2)? 活動模式

在此模式下，PLL被使能，但被旁路。因為PLL被旁路，處理器內核時鐘（CCLK）和系統時鐘（SCLK）運行于輸入時鐘（CLKIN）頻率下。在此模式下，CLKIN到CCLK倍頻可變，直到進入全速運行模式。通過適當地配置L1存儲器，可以進行DMA訪問。

在激活模式下，通過PLL控制寄存器（PLL_CTL）能夠禁止PLL。如果被禁止，在轉換到全速或休眠模式前必須被使能。

(3)? 休眠模式

休眠運行模式通過關閉處理器內核（CCLK）的時鐘來降低功耗，然而PLL和系統時鐘（SCLK）仍在運行。一般通過外部事件或RTC活動來喚醒處理器。此模式下喚醒的出現將會使處理器檢查PLL控制寄存器（PLL_CTL）中旁路位（BYPASS）的值。如果旁路位被關閉，處理器將切換到全速運行模式。如果旁路位使能，處理器將切換到活動運行模式。

休眠模式時，系統DMA不支持對L1存儲器的訪問。在休眠模式下，一個喚醒事件可以使處理器切換到下面兩個模式之一：

如果PLL_CTL中的BYPASS位被置位，則進行活動模式；

如果PLL_CTL中的BYPASS位被清零，則進行全速模式。

(4)? 深度休眠模式

深度休眠模式通過停止PLL、CCLK和SCLK，達到最省電效果。在該方式中，除了實時時鐘（RTC）外，處理器內核以及所有其他外設都被禁止。該模式下不支持DMA。

在深度休眠模式中，DEEP_SLEEP輸出管腳輸出有效電平。深度休眠方式只能被RTC中斷或硬件復位事件激活。一個RTC中斷使處理器切換到活動模式，一次硬件復位啟動硬件復位序列。在深度休眠方式中，SDRAM的定時信號被關閉。在進入深度休眠方式之前，軟件應該保證將SDRAM中重要信息轉換到其他存儲器中。

3.??? 片上內核電壓調節器

處理器內部提供了一個開關模式電壓調節器，只需要幾個外部元件，就可以組成一個電壓可以設置的動態電源模塊，為內核供電。這樣，我們就可以根據不同的處理能力需求，來控制內核電壓，達到按需供電的目的。以節約能量。如圖5-2所示，圖中VROUT為內部調節器PWM 輸出，與PMOS、蓄能電感、肖特基二極管以及幾個相關的電容，組成典型的BUCK電路。

當然，在不需要功率控制的情況下，這一部分電路也可以省略，可以用一個固定輸出的電路代替。MS531第一版就是采用SPX3819-1.2固定輸出的LDO作為內核電源的。VCCINT的范圍為0.85~1.30V，不同電壓，能支持的最高頻率也是不同的。如果要想更好的性能 ，就得保證較高的內核電壓。

圖5-2 電源調節器外部結構

VR_CTL 寄存器控制著所有的偏上內核電壓調節參數，寫入VR_CTL后，將會導致鎖相環重新鎖定。表5-5為VR_CTL寄存器各位的含義。

表5-5 VR_CTL（地址：0XFFC0 0008?? 復位值0x00DB）