1 引言

衛星數據模擬源是一種能夠模擬遙感衛星產生相關衛星數據信號的信號源。主要用于遙感衛星記錄系統的系統故障檢測以及新系統開發驗證。

當記錄系統出現故障需要檢修時，用模擬的衛星信號代替真實的衛星信號進行系統維護，可以免受衛星過境時間的影響，使得系統的維護工作更方便。另外，在衛星發射之前，相關記錄系統的研制中，模擬源可以作為記錄系統的測試信號。

同時隨著遙感技術的廣泛使用，遙感衛星數量的不斷增加，不同衛星之間的數據存檔格式往往不同，其間經常需要進行轉換；由于介質壽命有限，對于需要長期保存得的數據資料，通常需要定期進行介質轉換。以上工作也可通過模擬源進行數據回放再存檔，存檔時選擇不同的存檔格式或存檔介質，達到格式轉換或介質轉換的目的。

所以模擬源在地面記錄系統中起著十分重要的作用。

2 總體結構

本文設計的遙感衛星數據模擬源的總體結構如圖1所示，其主要原理為：從存儲設備讀取已存檔遙感衛星數據或編程生成的特定圖像數據，通過PCI總線發送到PLX9054，PLX9054接收到的數據經過數據緩存、并串轉換和電平轉換等處理形成與實際衛星碼速率一樣的串行數據流和伴隨時鐘。為了模擬各種不同類型的衛星，模擬源的數據發送頻率必須是可變的，輸出范圍：1MHz~400MHz，步進為1MHz。

3 關鍵電路實現

3．1 高速DMA數據發送

為滿足高速的要求，本設計使用插卡形式，且采用PCI總線。PCI接口芯片很多，本文采用PLX公司的PLX9054。PLX9054支持主/從模式，內置6個128bytes或64bytes的FIFO，兩個獨立的DMA通道，符合PCI v2.2規范，理論傳輸速率為132MB/s，滿足高速數據傳輸的要求。為了保證連續的數據發送，Local端使用大容量的FIFO進行數據緩存，這里使用IDT公司的大容量FIFO——IDT72V36110，大小為131072 x 36。該FIFO具有獨立的讀寫時鐘，五個輸出標志位，設計中只用到半滿（HF）和空（EF）兩個標志位，其中半滿標志位用于PLX9054往FIFO寫數據，空標志位用于數據轉換模塊從FIFO讀數據。FIFO在使用前必須先進行初始化，如設置FIFO工作模式，讀寫數據寬度等，這部分工作由控制電路在系統上電后自動完成，使FIFO一直處于工作狀態。

在進行數據發送時， PCI局部總線端啟動DMA寫數據，每次寫數據的大小為FIFO容量的一半，結束后即完成一次DMA寫數據，如果FIFO中的數據沒有被同時往外讀，此時FIFO的半滿標志位有效為低電平，空標志位無效為高電平。當然實際使用時，轉換模塊根據空標志無效，判斷FIFO有數據，在PLX9054向FIFO寫數據的同時對FIFO進行讀數據。當FIFO中數據少于容量的一半時，半滿標志位無效為高電平，控制模塊馬上通過PLX9054向系統發送中斷請求，系統響應后啟動下一次DMA傳輸。控制模塊使用ALTERA公司的MAX3000A系列CPLD——MAX3256A，通過Verilog HDL語言編程實現，其功能框圖如上圖2所示。

3.2 衛星模擬數據輸出

衛星下行數據為串行的差分NECL電平信號，而FIFO中的數據為32位并行TTL電平數據，所以要對FIFO中的數據進行并串轉換和電平轉換。進行并串轉換需要串行時鐘信號，為了能夠模擬各種不同類型的衛星，串行信號的伴隨時鐘頻率必須是可變的；同時為了適應遙感衛星的下行數據不斷向高速發展的趨勢，本設計的最高輸出伴隨時鐘為400MHz，總的輸出范圍：1MHz~400MHz。這個頻率范圍比較大，用單一的可編程鎖相環時鐘芯片很難達到。設計中對時鐘范圍進行了分段，低頻部分：1MHz~160MHz，高頻部分：160MHz~400MHz，通過兩片可編程時鐘芯片的組合來完成。

3.2.1 低速可編程時鐘

低速可編程時鐘選用Cypress公司的可編程鎖相環時鐘芯片——CY22150，它的輸出范圍：80Khz~200MHz，且輸出頻率任意可編程。它具有低抖動、低畸變、高精度的特點，支持在系統編程，編程數據通過I2C總線送入時鐘芯片。I2C總線有兩根傳輸線，一根時鐘線SCLK，一根數據線SDAT，其中數據線SDAT是雙向的。I2C系統有它自己的傳輸協議。一般在系統中都是用單片機系統實現I2C傳輸協議。因為單片機系統中軟件的每條指令的執行時間都是可以預知的，可嚴格的控制好兩條傳輸線的時序關系，可以比較方便的實現I2C協議。但是，在本系統中如果僅僅因為時鐘電路的現場編程而引入單片機系統，會使電路的設計變得很復雜，而且，加上購買單片機仿真器和編程的費用，整個系統的費用將增加很多。因此在設計時放棄了這種常規設計方法。考慮到I2C總線標準對最低碼速率沒有嚴格的要求，嘗試依靠PLX9054的I/O讀寫，并通過CPLD中的邏輯控制完成模擬I2C總線，用軟件的方法按照I2C時序完成時鐘芯片的現場編程功能。實驗證明，此方法可行。

3.2.2 高速可編程時鐘

要實現400MHz的高頻，只能選擇ECL器件，設計中采用ON Semiconductor公司的可編程時鐘芯片NBC12429，輸出范圍：25MHz~400MHz，步進為1MHz，實際使用中只用到160MHz~400MHz部分。它也支持現場可編程，編程方式有兩種：并行編程方式和串行編程方式，串行編程方式只需要三根數據線，比并行編程方式需要12根要簡單，故選用串行方式。它的編程比CY22150簡單，只需要連續地把編程數據寫到它的內部寄存器就可以。

3.2.3 數據轉換

數據轉換部分主要完成對FIFO的數據讀取以及并串轉換，考慮到高速和靈活性，采用Verilog HDL語言編程實現，編程器件使用ALTERA公司的MAX7000A系列CPLD——EMP7256A-5，理論上支持200MHz的時鐘頻率，實際使用時經過優化后能達到160MHz。當輸出頻率為1MHz~160MHz時，串并轉換比較簡單，直接在CPLD里就可以完成；當輸出頻率為160MHz~400MHz時，串并轉換相對麻煩些，整個轉換分兩步完成：先在CPLD里完成32位到8位的轉換，然后采用ON Semiconductor公司的高速ECL并串轉換芯片——MC100EP446完成8位并行到串行的轉換，而且中間要進行一次TTL電平到PECL電平的轉換，具體設計方案如圖3所示。

3.2.4 電平轉換及輸出

模擬源的最終輸出信號應該是差分NECL電平信號，數據進行并串轉換后，必須進行相應的電平轉換，其中低速輸出進行TTL電平到NECL電平轉換，高速輸出進行PECL電平到NECL電平轉換，最后通過二選一選擇器輸出。

4實驗與結論

模擬源采用Windows驅動程序模型（WDM）開發驅動程序，在驅動程序的基礎上用VC6.0開發相應的應用軟件，包括時鐘編程，存檔數據發送和棋盤格數據生成并發送等。最后在使用Windows 2000平臺的高性能服務器上進行了衛星存檔數據和程序生成的棋盤格數據的發送測試，其中高性能服務器使用雙Xeon CPU，1G內存和高速Raid。在發送過程中，和模擬源相連的記錄系統進行實時記錄，并用示波器對發送頻率進行實際測量。經過不同頻率的多次測試表明，示波器的測量結果與預定發送頻率一致，對記錄文件和被發送文件進行的誤碼率計算結果，也保持在記錄系統允許的范圍內。以上測試結果表明，此模擬源工作穩定，達到設計要求的性能指標，有效地解決了地面記錄系統開發和維護過程中所需的數據源問題。

責任編輯：gt