很多人問我FPGA的電源怎么怎么著，當然也有人瞎忽悠亂設計，當然我的設計也不是很完美。。。這里把我當年第一次設計FPGA，到現在的電源方案，幾個演變、分析的過程，給大家講講。。。

（1）FPGA電源方案

最后我們采用3.3V與1.2V的LDO，由于考慮到板卡3.3V邏輯，因此3.3V耗電量更大。因此選用了電流較大的LM1085，將5V轉換為3.3V；接著使用1A的1117-1.2，再將3.3V轉換為1.2V。。這樣對于EP2C8Q208C8N而言，簡單的電路實現3.3V與1.2V電源的供電，屢試不爽，輕松愉快。

此外，這里的D1采用了5.1V的鉗位二極管，防止短接、防止外部輸入電壓過高而燒壞電路！

（2）隨著對FPGA知識的增長，漸漸意識到原來的設計好像有問題。。FPGA非同與CPLD，內核功耗大于IO功耗，因此（1）中的設計，3.3V的LDO壓力會很大，這倒是1085發燙，同時是1.2V不能很好的發揮。。因此后來我的電路，采用2路LDO并行分立設計，得到并行的3.3V與1.2V電壓。采用了ADJ的LDO，同款LM1084-ADJ搞定，如下圖所示：

（3）隨后又開始苛刻的追求，不僅僅追求代碼、電路的極致，也追求板卡尺寸，體積的極限。實在沒法忍受2個LM1084-ADJ那么龐大的體積，以及發熱量、以及價格。于是轉手準備使用DCDC來設計。這里我采用了1塊多的MP2214，2路并行DCDC實現3A的3.3V與1.2V電壓。這樣電路將變得很溫柔，絲毫沒有發熱，此外大大的降低了體積，一如既往。。。

（4）于是乎，從Cyclone III、Cyclone IV FPGA開始，還需要額外的2.5V的驅動電壓，這里我采用了5毛錢的PAM3101DAB-250低壓差LDO，最大300mA，已經完全夠FPGA使用。

此外，在前面的基礎上，又添加了自恢復保險絲，以防萬一，防止電路燒壞，自恢復保險絲給我們帶來了極大的樂趣……關于保險絲該在D1前面還是后面，官哥無意間看到我的電路，指點后認為將保險絲放在電路的最前端可靠，也就是目前的設計，如下：

（5）不過還是不滿足現狀，2個DCDC還是挺大的。。。價格也較高。。在電流需求較小的地方，索性采用3個低壓差LDO來完成電路的設計。。。我設計的工業相機用多個就是3個PAM3101DABXXX，如下所示。電路使用與比賽的呵呵，。，不過長時間測試，。，也很OK ，，木有問題，。，

（6）3路并行電源，還是太臃腫有木有！！完美是沒有極限的，我依然需要改變。比如TI退出的FPGA電源管理芯片TPS75003，能同時輸出3A的3.3V、1.2V電壓，以及2.5V 300mA的電壓，。。。。可是價格有點貴，。。。。原理圖如下：

不過豁出去了，下次用75003試試看！！