隨著電子產業進入深亞微米工藝節點，集成電路設計的成本大幅增加，確保一次性流片成功已成為芯片設計者的基本要求和重要目標。與此同時，IC設計技術和工藝技術間的信息交換變得非常關鍵，傳統的設計方法已不能滿足設計需求。為保證芯片良率，包括IC設計公司、代工廠、IP/EDA工具供應商在內的產業鏈各環節需要密切合作，縮短研發周期并降低成本。日前，就相關熱點話題Mentor Graphics公司董事會主席兼CEO Wally Rhines進行了相關解釋。【注：今年Mentor Graphics設計技術論壇的主題是“突破十億邏輯門設計的障礙—克服SoC設計的復雜度”，Wally Rhines還發表了題為“圍繞設計的組織”的演講?！?/p>

圖 Mentor公司董事會主席兼CEO Wally Rhine

　　為什么會是這個主題？

　　傳統的設計模式是軟硬件協同開發，這種情況在上世紀90年代非常普遍。那時的策略是集成系統設計，即軟硬件實施同時進行，之后再進行系統驗證，以縮短設計周期。但隨著企業的發展，會有越來越多的設計團隊，例如數字、模擬、軟件、系統、機械和制造等設計領域（discipline）都在使用各自的語言，如System Verilog、SPICE、C++、UML/MATLAB、IGES和GDS II等。此外，它們還有各自的文化、視角和規范。正是組織內部這種各行其是的做法阻礙了設計的成功。

　　例如，在硬件設計和軟件開發中，經常會聽到來自公司內部的各種解釋和抱怨：“硬件優化是為了更快上市，降低成本和功耗”、“之后他們可以改變軟件”、“軟/硬件的集成是瓶頸”、“硬件規范和存根模型出現了什么問題”、“硬件設計總是滯后，而且總在最后一分鐘還在不斷更改”等。 同樣，在模擬和數字設計、設計與制造、系統公司里的機械和電氣設計之間，也常會出現類似的不和諧聲音。因此，有必要找到一種跨專業的方法來優化組織結構。

　　Mentor Graphics如何看待EDA產業的機遇與挑戰？

　　隨著設計復雜程度的提升以及工藝向40/28nm遷移，設計中出現的各種挑戰對EDA和IP工具的應用提出了全新要求。有挑戰就會有機會。在過去的十年中，Mentor Graphics看到了以下幾方面挑戰帶來的企業成長機會，包括ESL（電子系統級）高層次設計的早期驗證和分析、功耗分析與優化、功能驗證、DFM/DFT、半導體制造工藝（FinFET、Double Pattern和3D-IC）帶來的良率下降，圖形失真等等。這些挑戰在日益壓縮的設計周期下變得更加難以處理，加上設計失敗在經濟和時間上帶來的不可能接受的成本，EDA工具和IP工具應用將會成為保證流片成功的最后一道屏障。

　　因此，EDA工具將會不再是一個簡單的工具，EDA公司也不再是一個簡單的工具提供商，而是一個服務商，需要和客戶就項目的實際需求，在共性的平臺以外提供定制化的服務，從而使雙方的效能達到最大化，實現共贏。這是一個系統工程，需要從設計的最初期一直到板級綜合考慮。