在以單片機為核心的測控系統中．微控制器往往需要兩個或兩個以上的串行口與其他主機或外設進行通訊，如何使系統具備多個串行接口，是一個具有普遍性的問題。尤其在航空航天領域，由于ＧＰＳ、大氣數據系統、數字羅盤、無線電高度表、甚至陀螺等航空電子設備普遍采用串行通訊方式，單片計算機系統就更需要有多個串行口以滿足與外界信息交換的需要。

? ? 　常用的多串行口設計方法

①選用多串行口單片機

直接選用多串行口單片機作為系統的ＣＰＵ，顯然是最直接有效的方法。現在有許多新型ＣＰＵ配備兩個或兩個以上串行口，如Ｗ７７Ｅ５８、ＤＳ８０Ｃ３２０、ＭＳＰ４３０Ｆ１４９、Ｃ８０５１Ｆ０２０單片機和數字信號處理器ＴＭＳ３２０Ｃ３０有兩個串行口，而ｃｙｇｎａｌ的Ｃ８０５１Ｆ系列單片機有４－５個全雙工的異步串行口。

②用ＣＰＵ的Ｉ／Ｏ模擬串行口

當串行口的波特率設為９６００波特時，傳送一個ｂｉｔ需要１００ｕｓ左右，對于一般的單片機而言，軟件定時器完全有能力按異步串行通訊協議模擬出串行口的時序。所以，用ＣＰＵ的兩個Ｉ／Ｏ口和一個軟件定時器，就可以純粹用軟件模擬出一個串行口來。文獻介紹了一種具體的實現方法，發送時，只需按時序一位一位輸出數據即可，接收時，首先利用外部中斷檢測到Ｉ／Ｏ接收口上的起始電平，然后利用定時器按半個ｂｉｔ的時間長度延時接收第一個ｂｉｔ的數據，再按一個ｂｉｔ的時間長度延時依此讀取其他位的信號。

③基于高速輸入輸出的軟件串行口

８０Ｃ１９６系列單片機配備了高速輸入ＨＳＩ和高速輸出ＨＳＯ接口．可以利用ＨＳＩ和ＨＳＯ來模擬串行口。數據的輸出利用ＨＳＯ，只要在ＨＳＯ的定時器里寫入與波特率對應的延遲時間，ＨＳＯ每中斷一次，輸出一個數據位，直到停止位輸出完畢。接收時，利用ＨＳＩ自身的信號跳變檢測功能檢測起始位，并產生中斷通知ＣＰＵ開始接收數據，后續的數據位由軟件定時器按波特率定時讀取。文獻詳細介紹了實現方法，并給出了完整的程序代碼；本方法在８０Ｃ１９６ＭＣ／ＭＤ單片機中。則表現為事件處理陣列ＥＰＡ和外設事物服務器ＰＴＳ的應用，其優點是ＥＰＡ的每個模塊與ＣＰＵ的指定引腳對應，減少了軟件開銷和程序設計的復雜度。

④１６Ｃ５５０系列可編程通訊控制器

利用并行口擴展串行口的接口芯片種類較多，其中１６Ｃ５５０系列通訊控制器普遍應用于計算機控制系統和通訊設備，以實現ＣＰＵ與串行口和ＭＯＤＥＭ的通訊。１６Ｃ５５０配備一個串行口，１６Ｃ５５２配備兩個串行口，而１６Ｃ５５４配備四個串行口。１６Ｃ５５０系列器件的實質是實現串行口與ＣＰＵ并行口的轉換，其自身有較強的數字邏輯功能。１６Ｃ５５０系列器件的串行口工作方式均可編程，有的還帶有開關量輸入輸出接口，可以作為ＣＰＵ的開關量擴展接口用。

⑤用分立器件將并行口轉換為串行口

文獻提供了一種利用５５５定時器、Ｄ觸發器和移位寄存器等分立元件實現串、并口互相轉換的電路。該電路用定時器產生與波特率一直的同步時鐘信號，把接收到的數據移位寄存到并口供ＣＰＵ讀取，或把并行口的數據移位發出，其實質是用若干個分立元件模擬１６Ｃ５５０的功能。

⑥串行口擴展芯片

現在有一種專門的ＳＰ系列串行口擴展芯片，可以將一路高速的全雙工串行口擴展為多路的低速全雙工串行口，串口的波特率通過晶振統一確定。如ＳＰ２３２８和ＳＰ２３３８可以將一路母串口擴展為三路子串口，ＳＰ２５３８可以將一路母串口擴展為五路子串口。該系列芯片有輸入地址線和輸出地址線，在通過母串口向子串口發送數據時要給輸出地址線上加選擇電平，確定從哪一路子串口輸出，在通過母串口從子串口讀取數據時要檢測輸入地址線的電平，以確定是哪一路子串口的信號。該系列芯片應該是采用分時機制，通過內部的邏輯電路將一路數據分解為多路或將多路數據合成為一路。如ＳＰ２３２８母串口的波特率是子串口波特率的四倍，ＳＰ２５３８母串口的波特率是子串口波特率的六倍。

⑦用多路復用器擴展串行口

文獻提供了一種利用多路復用器ＭＡＸ３５３將一路串行口擴展為兩路的方法。在發送信號的時候，ＣＰＵ先給出ＭＡＸ３５３的端口選擇地址，串行信號經多路復用器的切換，從指定通道發送出去。在接受信號的時候，將多路復用器默認為第一通道，第二路串行口的ＲＸＤ２同時接到（２ＰＵ的外部中斷引腳上。如果第一通道有數據，則直接接收。如果第二通道有數據．ＲＸＤ２的起始位將產生一個外部中斷，ＣＰＵ進入中斷響應程序，將復用器切換到第二通道，接受ＲＸＤ２的數據。一個字節接收完畢后，將復用器切換回第一通道。

文獻的方法占用了一個外部中斷，且只能將一路串口擴展為兩路。基于同樣的思路，可以利用四選一多路復用器將一路串行口擴展為兩路以上。發送

數據的操作過程同上。為了實現數據的接收，需要用可編程邏輯器件或鎖存器及編碼器設計一個通道選擇電路，哪一路先有起始位，將多路復用器選通到哪一路。ＣＰＵ根據通道選擇電路的輸出確定所收數據的通道編號。

⑧運用ＦＰＧＡ／ＣＰＬＤ設計串行口

ＦＰＧＡ／ＣＰＬＤ具有強大的電路模擬功能。利用ＦＰＧＡ／ＣＰＬＤ可以設計并行口轉串行口的時序邏輯電路，該電路一般由四部分組成：總線接口與控制邏輯部分、波特率發生部分、移位輸出與鎖存部分、移位輸入與鎖存部分。該電路波特率可以調節，有片選線和讀寫線。ＣＰＵ通過并行口對電路進行訪問。從實質上說，該電路模擬了可編程控制器１６Ｃ５５０的串行接口功能。事實上，ＦＰＧＡ／ＣＰＬＤ有很大的靈活性。可根據實際需要和系統資源對電路進行適當裁剪，也可把多路復用技術或時分復用技術運用于串行口的模擬。

? ?　多串行口設計方法的比較研究與選擇原則

以上８種方法，各有利弊。顯然，選用多串口ＣＰＵ是最為直接有效的方法，但是選用一種新型號的ＣＰＵ，對于開發者來說，有一定的開發風險，有時還有受到供貨渠道和開發條件的限制。選用專用芯片是一種可靠性最高的串口外部擴展法，有技術成熟、軟件工作量小等諸多優勢。不足之處是硬件成本增加、體積增加，有時還要占用外部中斷源。選用多路復用器。其好處是可以實現ＣＰＵ一點對多點的通訊、軟硬件成本低、可靠性高，致命缺點是ＣＰＵ不能同時接收多路輸入數據。選用ＦＰＧＡ／ＣＰＬＤ既可以設計串行接口本身，又可以用來實現多路串口切換，或管理多個串行接口芯片的中斷源。優點是可靠性高、ＣＰＵ軟件開銷小，不足是開發成本稍大、硬件成本高。用分立元件實現串行口的轉換，優點是軟件工作量小，不足是電路復雜、可靠性差、要占用外部中斷源。利用軟件模擬串行接口，其優點不言而喻．既不增加任何硬件，又不占用外部中斷源。缺點是軟件復雜度高、ＣＰＵ開銷大、要占用軟件定時器。

以上八種多串口的設計方法可以歸納為五種設計思想：

①直接從ＣＰＵ上下手，選擇多串行口單片機；

②挖掘器件本身的資源，在ＣＰＵ　Ｉ／Ｏ口線上用軟件模擬串行口；

③使用功能電路實現串、并轉換；

④使用功能電路將一路高速串行口分解為多路低速串行口；

⑤通過分時復用實現一路到多路的切換。

針對這幾種不同的設計思想和其具體的實現方法，在應用時該如何選擇，不但要依據以上幾種方法的軟硬件復雜度、ＣＰＵ時間開銷、實時性和可靠性，還要依據應用系統中所需串行接口的總路數、各個串口之間的獨立性和波特率，以及現有的開發條件和綜合成本指標。選擇時要根據各種因素進行綜合權衡。要在能實現所要求功能的基礎上，充分利用現有資源、降低系統的復雜度、提高可靠性，力求使設計代價最小、總體成本最低。當然，這些方法的選擇應該靈活多樣，不必拘泥于一種方法，也可以因地制宜地選擇幾種方法的組合。

應用舉例

在某型無人機飛行控制器設計中，ＣＰＵ選用的是８０Ｃ１９６ＫＣ。ＣＰＵ上原有的一路串口用于遙控遙測。為了測量飛機的航向角。系統中應用了數字羅盤ＨＭＲ３０００。該傳感器為串口接口，波特率為１９２００，輸出數據為ＮＭＥＡＣ１８３格式，每秒２０幀，每幀３５字節，為此需要給控制器增加一路全雙工異步串行接口。

基于對以上８種設計方法的比較與分析，在權衡系統的軟硬件復雜度之后，選用了第四種方法，即利用１６Ｃ５５０可編程通訊控制器擴展出一路串行口。專門與該傳感器通訊。１６Ｃ５５０使用了ＦＩＦＯ功能，在接收１４個字節后向ＣＰＵ提出一次中斷請求。這樣ＣＰＵ最多中斷４次就可以全部接收一幀姿態測量數據。控制器的軟件對ＨＭＲ３０００一幀輸出數據的解碼時間僅為１．１８７ｍｓ，ＣＰＵ的負擔并不大。ＣＰＵ、１６Ｃ５５０和ＨＭＲ３０００的連接電路如圖１所示。

圖１ 可編程通訊控制器１６Ｃ５５０與單片機系統的接口電路圖