作者：John Caldwell

每當我檢查年輕工程師的原理圖或 PCB 布局時，我都要挑選幾個部位問他們“為什么？”為什么你選擇這個組件？為什么把它布置在 PCB 的這個位置？之所以問這些問題是因為工程師在做出每個設計決策時都應該有合理的理由。

例如，為什么在運算放大器配置成的緩沖器的反饋路徑中有一個電阻器？

圖 1：在反饋路徑中包含電阻器的運算放大器緩沖器電路

現實情況是工程師經常不知道自己為什么使用電阻器 R2。他們可能在以前的原理圖中看到過，覺得必須包含它。這些電阻器通常用于低速應用 (<50 MHz)，以消除運算放大器輸入偏置電流產生的 DC 失調。但是，正如我現在已退休的同事 Bruce Trump 所指出的那樣，這很少奏效。

R2 還可能會在輸出出現 ESD 攻擊時為反相輸入提供一定的保護。此外，如果兩個輸入端有匹配的電源阻抗，有些運算放大器（特別是 JFET 輸入型）就會產生較低的失真。但如果不理解 R2 的用途，通常就會隨機選擇該值，進而導致不穩定性。

要理解 R2 怎么會導致不穩定性，我們在該電路中加入運算放大器的輸入電容，如圖 2 所示。

圖 2：在圖 1 電路中加入運放輸入電容

R2 與輸入共模電容 CCM2 及輸入差分電容 CDM 在反相輸入端構成一個低通濾波器。反饋路徑中的低通濾波器在放大器的噪聲增益曲線 (1/β) 上產生一個零，所處頻率為：

如果該零遠遠高于放大器的單位增益帶寬，如圖 3 中 fz(2) 所示，它就不會影響電路的穩定性。但如果這個零處于或低于運算放大器的單位增益帶寬位置，例如 fz(1)，噪聲增益曲線就會以大于每十倍頻程 20dB 的速率與開環增益曲線相交，表明可能不穩定。

圖 3：緩沖器放大器的開環增益（紅）和噪聲增益（藍）曲線

該零的相移在低于 fz 的十倍頻位置開始，因此保守設計原則是：

用該公式替換 fz，我們便可確定能確保穩定性的 R2 最大值：

為了展示該效果，我對采用緩沖器配置的 OPA172 進行了仿真，并測量了不同 R2 值的相位裕度。OPA172 的單位增益帶寬是 10MHz，輸入共模與差分電容均為 4pF。使用公式 4 中的設計準則，R2 的最大值是：

圖 4 是我用來測量相位裕度的 TINA-TI? 仿真原理圖。反饋環路在運算放大器輸出端由電感器 L1 損壞，一個電源 (VG1) AC 耦合至該反饋環路。環路增益由具有“LG”標識的探針提供，在環路增益等于 0dB 時，可測量相位裕度。

圖 4：按緩沖器配置的 OPA172 的 TINA-TI? 仿真原理圖

圖 5 是在 R2 值增加時相位裕度的曲線。藍線是我們用公式 5 計算出的 R2 最大值。在低于該限值時，相位裕度的降低最小，在 R2 = 200 歐姆時僅降至 62°，而高于該限值時，相位裕度則會快速降低。

圖 5：OPA172 相位裕度及 R2 值的比較曲線

記住這一分析不包括電容式負載或 PCB 寄生效應的影響，但它們也會降低電路的相位裕度。

在某些電路中可能會有提供 R2 的適當理由，但在將其納入原理圖之前，要問問自己，使用該電阻器要達到什么效果。如果所需的值很大，您可能會遇到穩定性問題。在任何工程設計工作中多問“為什么”，對工程師自我提高非常重要！

原文請參見: http://e2e.ti.com/blogs_/b/precisionhub/archive/2014/07/15/resistors-in-the-feedback-of-a-buffer-ask-why.aspx

審核編輯：符乾江