隨著亞微米技術的應用，先進的集成電路，例如那些在通信產品中所用到的處理器在增強性能和功能的同時，還降低了功耗。這也導致了器件內核電壓的降低，然而器件之間相互連接的標準需要不同種類的I/O電壓，使得需要給這些器件提供多種電源電壓。在一個典型的處理器數據手冊中，除了定義1.2V的內核電壓、2.5V和3.3V的I/O電壓以外，同時也定義了允許的電壓變化范圍。例如，1.2V的范圍是±3%、2.5V和3.3V的范圍是±5%。只要電源電壓的波動在其允許的范圍之內，處理器就會正常工作。如果器件的內核電壓降到一定的門限以下，處理器開始錯誤理解指令。如果I/O接口的電壓降到信號規格以下，在處理器和存儲器之間傳送的數據就會變得模糊，致使處理器誤讀指令，由此引起錯誤的指令。

由于錯誤的指令，就會導致處理器不可預知的行為。在某些時候，處理器可能重寫電路板上的閃存存儲器，從而引起整個電路板不能正常工作。在電源電壓低于門限的條件下，板上的ASIC/FPGA都可能產生不可預知的行為。例如，對用于網絡處理的ASIC，當電源電壓低于門限時，它可能發出一些混亂的數據包，或者遺失一些內部緩存的數據包，因此引起錯誤的信息。電壓管理器就是用于防止這種不可預知的行為。

電壓管理器的概念

電壓管理器是一種集成電路，在低電壓的情況下它可以用來對處理器進行復位，避免處理器錯誤操作。在某些情況下，電壓管理器可以中斷處理器當前的指令操作流程，給處理器提供早期的告警信息，以確保系統安全掉電。

一個典型的電壓管理器(如圖1所示)包括一個電壓比較器、能隙(band-gap)參考電壓源和用于設置監測電壓閾值的電壓衰減器。比較器的輸出可以用于中斷處理器的操作或者對其復位。

如圖2所示，這是一個用于多電源電壓監測的器件結構。這類器件包含多個比較器，這些比較器擁有各自獨立的衰減器，以此來完成對不同電源電壓的監測。其比較器的輸出經邏輯組合提供一個單一的輸出信號去中斷或者復位處理器。

電壓管理器的精確性

如圖1所示的電路，這是一個假設的理想框圖，其中包括能隙電壓參考源(輸出電壓為1.25V)，衰減器(當輸入電壓為3.135V時，其輸出為準確的1.25V)和理想的比較器(所謂理想的比較器，是指該比較器沒有任何偏移，無窮大的增益，零傳播延遲，當受監測的電壓為3.135V時，比較器總是準確地翻轉。)

在現實中，能隙參考電壓隨溫度變化而改變，衰減器的輸出電壓隨器件不同而不同，這樣會造成比較器的不準確。累計起來，在整個工作溫度范圍和電壓范圍內這些變化因素會使比較器的閾值發生變化。管理器的準確性指標就是對不同器件在整個工作溫度范圍內實際電壓閾值門限的度量。

圖3為表示電壓管理器精度的示意圖。以圖1所示的單電源電壓管理器為例，電源電壓出錯門限設置在3.3V-5%(3.135V)。如果電源電壓管理器的精度為2%，在其范圍以外3.135-2%(3.072V)或3.135+2%(3.2V)的任何地方都可以指示出電源錯誤。如圖3中的A和B所示。

如果電源電壓在3.2V時，出現電源錯誤標示，即意味著應該阻止處理器操作，盡管此時處理器在這種情況下或許能正常地的工作。更嚴重的情況是當電源電壓降到3.07V時，處理器在低于指定的最低的門限電壓下工作，極有可能出現錯誤的操作。使采用電源管理器監控電源電壓的目的毫無用處。

補償電壓管理器的精確性

由于電壓管理器的不準確，可能使處理器工作在不希望的低電壓情況下。為了避免這種情況的發生，電壓管理器的閾值門限必須仔細選擇，使得電源出錯監測范圍落在處理器正常工作的電源范圍以內。如圖4所示，如果將電壓管理器的閾值電壓設置在3.2V，判斷電源出錯的范圍電壓從3.14V到3.26V，這樣就可以避免處理器工作在低于門限電壓(3.3V-5%)。

在圖4中，電壓管理器的門限設置為3.2V，其計算公式如下：

這里：V_TSup為電壓管理器的門限值；V_in為電源電壓正常輸入值；

V_CktTol為電路電源電壓容忍值；A_sup為電壓管理器的準確度。在這個例子中，V_in為3.3V，V_CktTol為5%，Asup為2%，將這些值代入公式(1)中，

當所選擇的電壓管理器的閾值門限電壓為3.2V或者以上時，在電源供電電壓等于或者小于3.3V-5%時，處理器將處于復位狀態。

電源電壓輸出的變化決定電壓管理器的準確度

電源的輸出電壓由于各種不同的原因與典型值之間有差異，這些因素包括：負載電流，工作的環境溫度以及器件與器件之間的差異。一種通常的做法是在選擇電源時，選擇其電壓的偏差值范圍小于單板電路對電壓所能容忍的范圍。例如,電源電壓的波動范圍為3%，而單板電路對電源電壓的要求其變化范圍是5%。電源電壓輸出的最小值為3.3V-3%=3.2V，具有2%精度的電壓管理器的門限電壓范圍為3.14V到3.26V。這就是說，無論什么時候只要電源電壓輸出低于3.26V(例如，動態電流的增加，溫度升高等原因)，電壓管理器就能檢查出電源錯誤信息并對處理器復位，同時導致系統間歇故障。

在設定的電源電壓輸出范圍值和單板電路容忍電壓的范圍值，等式2可以用來計算需要的電壓管理器的精度。

這里：V_SupRng為電源電壓輸出范圍值百分比；V_CktTol為板上電路所能容忍的電壓范圍值百分比；A_sup為電壓管理器的精度百分比。

請注意，在公式(2)中電壓管理器的精度與實際的電源電壓無關，而僅僅與電源輸出電壓偏差范圍和單板電路對工作電壓容忍范圍有關。

如圖5所示，曲線圖表示所計算出的管理器的精度與電源電壓輸出范圍的關系。這里有兩條曲線，對應不同板上電路的電源電壓容忍范圍，分別是3%和5%。如圖5中的箭頭所指，把一個電壓輸出范圍在3%的電源用到板上電路，其電壓容忍范圍為5%時，要求電壓管理器的精度為1%。

在一個多電壓的電路板上，有些器件的電壓容忍范圍是3%。如果電壓管理器的精度是1%，如圖5所示，電源電壓輸出的范圍將被限制在1%的范圍。由此可清楚地得出，對于可靠的系統操作，電壓管理器的精度是一個極為重要的因素。例如，由Lattice提供的ispPAC-POWR1208P1芯片，該器件在室溫條件下提供0.5%的電壓監測精度。同時，該單芯片可以精確監測多達12種電源。對于可靠的系統操作，不僅僅電壓管理器的精度重要，而且錯誤監測的時延也需要考慮。以下將討論該內容。

電壓管理器的錯誤監測時延

錯誤監測時延是指當電源電壓降到電壓管理器所設置的門限電壓值時，電壓管理器的指示翻轉，指示出錯誤的時間。圖6所示，當3.3V的電源電壓在錯誤期間，同時，電壓管理器監測出錯誤后，使其輸出翻轉。

請注意，為了簡化，這里的討論忽略錯誤監測的準確度。如圖6所示，電壓管理器報告錯誤的時間越長，電源電壓下降的幅度越大。例如，當電源電壓的衰減率為1V/ms，電壓管理器的閾值為3.3V-5%。這里有兩種情形：

情形1: 錯誤監測時延為1ms。在這種情況下，電源電壓繼續往下掉。當處理器被復位時，電源電壓可能已降到低于處理器所能容忍的最低電壓門限以下。盡管處理器的電壓范圍要求是3.3V+/-5%，由于錯誤監測時延為1ms，使得當電源電壓下降到2V時，處理器還在執行命令。很顯然，高精度的電壓監測沒有發揮其作用。

情形2: 錯誤監測時延為50us。由于錯誤監測時延為50us，當電壓管理器輸出指示信息時，供給處理器的電源電壓已經從門限電壓值3.3V-5%再下降50mV。再次強調，在此刻的電壓值不能確保處理器的正常工作。

為可靠的錯誤監測提高門限閾值

現在，將門限電壓調整到比3.3V-5%高50mV，當電源電壓下降到門限附近時，處理器將被復位。在這種應用例子中，錯誤監測時延為1ms是不能接受的。但是，對于錯誤監測時延為50us，需要將門限電壓設置在比處理器所能容忍的最低操作電壓高50mV。

很明顯，為保證系統操作可靠，電壓管理器不僅僅要考慮管理器的精度，同時也要考慮錯誤監測的時延。由于過高的輸入電壓會造成器件的損壞，為避免損壞器件，對高電壓的監測也是很重要的。在這種情況下，對過電壓的錯誤監測速度要比對次電壓的錯誤監測速度更重要。例如，Lattice的ispPAC-POWR1208可以同時監測12路電源電壓，錯誤監測時延為4us。

以上的例子只是考慮到對單電源使用非常精確的電壓管理器。在現實情況中，需要監測的電源電壓不僅僅只有一種，經常都是多種電壓。電壓管理器必須具備同時監測多種電源電壓的能力，并且要有最小的錯誤監測時延。

增加系統可靠性的其它因素

為了可靠的電源電壓錯誤監測，其他的因素也需要考慮。它們是：

尖脈沖濾波器。單板在實際工作中，電源上通常是有噪聲的。這些噪聲的產生可能來源于電源的紋波，或者來源于當板上器件工作時的瞬變電流。這些噪聲都會引起電壓管理器的比較器的隨機翻轉，為了防止這種情況的發生，電壓管理器在輸入端有一個尖脈沖濾波器，為門限比較器提供干凈的輸入。

遲滯。在門限比較器的輸入端設置少許的遲滯電壓，以此防止當電源電壓在門限閾值附近時比較器由于電源噪聲引起的多次翻轉。

多路電壓同時錯誤監測電路

以下的方案是以Lattice的ispPAC-POWR1208P1為例，探討電源電壓的監測電路。如前面提及到的，該芯片提供的監測精度為0.5%，錯誤監測時延為4us.

Power1208P1有12個高精度的模擬輸入比較器。每路輸入都可以單獨編程，設置不同的門限(共384個階梯)，錯誤監測的精度為0.5%。另外，1208P1還有獨立可編程的電壓參考以供電源電壓監測，4個抗噪聲的數字輸入端以及4個漏極開路輸出，用于系統控制接口，4個片內可編程計數器，1個1MHz的片內振蕩器，用于時延控制和16個宏單元的PLD用于實現電源順序控制功能。并且，較為嚴重的噪聲環境下，Power1208P1也能正常工作，其工作的電壓范圍從2.7V到5.5V。

在12路電源電壓監測輸入端，每路都具備以下特點：

可獨立編程門限電壓值的比較器：

1. 電壓范圍從0.68V到5.95V共有384階梯設置，一個80mV的電源電壓放電門限閾值監測。

2. 0.5%門限閾值精度(因工藝和電源電壓，溫度變化其最大值為0.9%)

高速的錯誤監測：

1. 當沒有尖脈沖濾波器時，錯誤監測時延為4us

2. 當設置尖脈沖濾波器時，錯誤監測時延為32us

遲滯電壓：

同一個芯片可以用作去監測不同的電源電壓，因為每路輸入的門限是可編程的。不需要任何附加的外圍器件(電阻，電容或抑制尖脈沖的電感)。另外，在Lattice提供的免費PAC-Designer軟件里，可以單獨設置每一路模擬輸入的門限值。

圖7所示的電路在ATM端口卡上實現完整的電源管理功能，3.3V和5.0V電源是由背板提供的。所需的電源管理功能如下：

第一步，等待背板的電源穩定。

第二步，為不同的器件產生各自所需的加電順序。

第三步，當這些電源電壓都穩定后，時延一定的時間，釋放對處理器的復位信號。

第四步，對所有電源電壓進行監測，一旦任何一路電源出現故障，對處理器復位。如果電源故障一直持續，啟動單板電源掉電操作。

第五步，根據設計要求完成規定的掉電順序控制。

在圖7中，1208P1芯片同時對7種電源進行監測。根據操作的步驟，處理電源電壓錯誤監測的方法是不同的。片內的CPLD用于控制電源電壓管理功能。例如：

在第一步，1208P1檢測從背板來的3.3V和5.00V電壓。其目的是在打開單板上其他電源電壓時確保該兩組電壓已經穩定，不會產生對處理器的復位信號，其原因是該兩組電源電壓還在所設定的門限電壓值以下。

在第二步，1208P1對每一路電壓進行檢測，確保正確的上電順序。如果這個啟動的處理過程在規定的時間內沒有完成，1208P1將所有電源關掉。

在第三步，精確的錯誤監測過程開始，在所有電壓穩定后，延伸復位脈沖以確保CPU正確啟動。精確的監測繼續到第四步。

第四步過程表示板上電路工作正常，繼續對所有電源電壓進行精確的監測。無論是單板上的任何電源出錯，或者單板突然從插槽中取出，CPU將被復位。減少CPU由于在低電壓的情況下誤操作的可能性。

本文小結

為了完成可靠的電源電壓錯誤監測，所需的電壓管理器的精度應考慮到電源電壓輸出的電壓偏差范圍和器件正常工作的電壓容忍范圍。除了電壓管理器的精度以外，工程師還需要考慮到電壓管理器的錯誤監測時延。

由于1208P1提供12路高精度的模擬輸入，并且每一路的門限閾值設置可編程，使設計更靈活和簡單。帶有遲滯特性和尖脈沖濾波特性的輸入使系統更具有抗干擾性，同時錯誤監測的響應速度極快，ispPAC-POWR1208P1芯片適合于對所有多電源供電的電路板進行電源管理。1208P1的高精度和快速錯誤監測能力，可最大化地增加電源電壓容忍范圍，能用低成本的電源而同時保持高的系統可靠性。由于每一路被監測的輸入錯誤門限是可編程的，因此一個器件可以用于同時監測各種的電源電壓。另外，片內CPLD的邏輯功能可以完成單板所有的電源管理。基于圖形化的設計軟件使電源管理器功能的完成變得非常方便和易用。

作者：hyam Chandra

Lattice半導體公司