由于數據在傳送過程中難免出現錯誤，而測試中的參數出現錯誤，比如缺少一個比特，這將對測試過程產生很大的影響。因此有必要對接收的數據進行校驗，當校驗和不匹配時通知用戶重新進行數據傳輸。校驗和的具體計算方法如下：

其中，N 代表一個傳送階段接收的字節數。求和時采用字節加法，即求和過程中任何超出數據表示范圍的數據高位自動丟棄，僅保留低8 位。求完之后，將結果的低4 位作為校驗和的高4 位，將接收到的字節計數的低4 位作為校驗和的低4 位。這樣能夠檢測到傳輸過程中的比特差錯和字節差錯。

（2）控制器端程序。

控制器端程序采用Altera 公司CyclONe 系列的FPGA 芯片作為主控芯片。在Quartus II 集成開發環境下，采用Verilog HDL 語言進行開發，并利用ModelSim 進行仿真，通過JTAG 電纜將編譯好的程序下載到FPGA 芯片中執行。

控制器端程序模塊和實現時采用的主要技術如下：

數據接收模塊：此模塊接收PC 端發送過來的參數，傳遞給信號轉換模塊，并在每個傳送階段結束后計算校驗和。此模塊實現了串口數據接收器，利用計數器對輸入時鐘分頻，采用過采樣和濾波判斷開始位，并使用狀態機和移位寄存器將串行數據轉化為并行數據。

數據發送模塊：將數據接收模塊計算的校驗發送給PC 端。此模塊實現了串口數據發送器，由于校驗和的設計，每次發送給PC 端的數據只有1 字節，因此發送模塊不用使用緩存，簡化了設計。將輸入時鐘分頻之后，采用狀態機和8 選1 的選擇器便可將并行數據轉化為串行數據，從串行口發送出去。

信號轉換模塊：轉換從串口接收到的數據，得到適合顯示控制模塊使用的信號。

顯示控制模塊：根據所給的圖像數據將圖像顯示到電子紙屏幕上。首先將接收到的數據存儲在SRAM 中，接收完成后利用參數將測試圖像顯示在屏幕上。

5 實現結果及分析

為了驗證通信控制系統與外部接口的接口信號是否正確，利用ModelSim 對程序進行仿真，仿真結果如圖4 所示。

仿真時采用的時鐘頻率為50MHz,為了便于顯示，仿真時將狀態切換的時間間隔T1 設為50 個時鐘周期，錯誤發生的時間間隔T2 為狀態切換間隔的5 倍，仿真串口波特率為115,200bps.由圖可知，開始從串口得到的數據為0x07,剛開始收到數據時，RST_N 有效，表示數據接收開始。當數據有效時，CHIP_SELECT_N 信號有效表示接收第1 組數據，經過2 個周期的寫信號延時之后，WRIte_ENABLE_N 有效一個周期。當收到第6 個字節的數據之后，經過了T1 的時間間隔，因此狀態進行切換，CHIP_SELECT_N 無效，此時將通過TxD發送校驗和。由于總共接收了6 個數：0x07、0x55、0x00、0x55、0x55、0x00,校驗和是0x66,TxD 開始位、數據位、停止位依次為0、01100110、1.進入狀態1 后，收到一個數據，分析同前一階段。最后，當經過T2 的時間間隔，RST_N 信號無效，表明一次傳輸結束或出現錯誤。

為了驗證前面提出的電泳粒子運動模型的正確性，利用軟件模擬了電泳粒子的顯示過程，采用第2節中提出的顯示參數對顯示進行控制。軟件模擬的過程如圖5 所示，該圖顯示了模擬從圖2 的右邊圖像變化到左邊圖像的過程，從圖中可以看到，除了個別顏色的像素外，屏幕首先變為全白狀態，然后變為全黑狀態，然后再變化到希望顯示的圖像。由于測試參數中每兩個色階的控制參數是一樣的，且沒有考慮到其它因素，因此最后顯示出來的圖像只具有8個色階，總體符合預期效果。

圖6 所示為系統運行的效果圖，利用本系統，將ISO12426 標準所需的測試圖顯示在電子紙屏幕上。

利用一些常規的測量設備，測試出在不同控制參數下電子紙屏幕顯示的效果，如亮度、分辨率、均勻性等。測試人員通過不斷地改進控制參數，便能使屏幕達到更好的顯示效果。

6 總結與展望

電子紙屏幕的測試對電子紙的顯示性能非常重要，本文分析并設計了電子紙的屏幕驅動控制參數，并設計實現了一個基于PC 的電子紙屏幕測試系統。其可以指導設計開發時的屏幕參數，縮短開發周期；指導生產制造時針對一類屏幕的控制方式，改善屏幕的顯示效果。