在電子行業的基礎設施和制造等領域，函數發生器都是有效的通用儀器。它可以生成不同頻率和幅度的大量信號，用來評估新電路的運行情況，代替時鐘信號，對新產品進行制造測試，及用于許多其它用途。

自第一部正弦波發生器問世以來，函數發生器的設計已經發生了多次演進，在當前數字領域中，大多數新型函數發生器（如Agilent 33220A）正采用一種新技術，稱為直接數字合成（DDS）。DDS在大部分操作中使用數字電路，從而提供了數字操作擁有的許多優勢。由于信號只在合成的最后階段轉換到模擬域中，所以在多個方面降低了函數發生器的復雜度，提高了函數發生器的穩定性。

DDS函數信號發生器是什么----DDS信號發生器結構原理

參考頻率clock為整個合成器的工作頻率，輸入的頻率字保存在頻率寄存器0或1中，經32位相位累加后，再和相移寄存器累加以得到內部ROM的地址，然后經過內部ROM正弦波形表便可得到相應的幅度值，最后經過D/A轉換和低通濾波器得到合成的正弦波。3.189C52和AD7008接口設計3.3正交信號形成電路設計

AD7008為單片DDS集成芯片，其結構如圖所示。該器件內含32位相位累加器、正余弦查找表及10位DAC的DDS調制器，時鐘頻率可達20~50MHz；還內含兩個10位乘法器、20位IQMOD寄存器及12位相位寄存器。除了可合成正弦波外，還可實現調頻、調相、調幅及數字解調，同時提供了可與微機接口的并行和串行接口。

由于AD7008的相位累加器為32位，故2π＝232，則△phase必須在0≤△phase≤232-1的范圍內，每一時鐘周期，32位累加器累加一個相位階距，輸出頻率fout為：fout＝△phasefclock/232

式中，fclock是參考頻率。實際使用中，fout的上限取fclock的40％（考慮到相位噪聲和雜散信號干擾）即△phase上限取0.4&mes;232。△phase可通過控制FSELECT從FREQ0、FREQ1中選擇。盡管AD7008包含有32位相位累加器，但其輸出僅為12位，因此沒有必要也不可能用32位的分辨率。12位的相位數據經查詢可轉換成10位幅度信號。如果不要求調幅，IQ乘法器可以被旁路（CR2＝0），而將正弦信號幅值直接送往DAC電路。通過外電阻Rset可對DAC滿量程輸出電流進行調節，公式如下：

Iout（mA）＝6233Vref（V）／Rset（Ω）

DDS函數信號發生器是什么----DDS函數信號發生器優點

DDS的主要優點之一是輸出信號的頻率精度可以達到作為發生器參考信號使用的晶體控制振蕩器的水平。如果想實現更高的精度，也可以采用函數發生器本身的溫度補償晶體振蕩器產生。這些信號可以提供高于0.1PPM的頻率精度。在許多情況下，函數發生器還可以把頻率鎖定到外部實驗室頻率參考源上，從而生成超高精度的信號。

在許多實驗室工作臺上，另一部儀器如頻率計數器可以提供最精確的恒溫器控制的時鐘振蕩器，其輸出參考信號可以作為DDS函數發生器的參考信號使用。在其它高精度測量實驗室中，將通過在每個工作臺上探測10MHz標準頻率參考信號，以實現這一目的。根據數字電路的特點，DDS電路可以鎖定在這一頻率，從而提供與參考標準一樣精確的信號。

DDS的第二個優點與第一個優點相關：DDS發生器可以生成非常高的頻率精度。DDS信號發生器的數字電路可以實現與數字電路相同的頻率精度。如果DDS電路有一個48位計數器，它可以提供高達48位的頻率分辨率，而且日前，某些DDS合成器使用了位數更多及分辨率更高的計數器。

這種高分辨率意味著函數發生器能夠準確地生成希望的輸出頻率，同時這還意味著發生器可以非常精確地改變頻率。特別適合在通信、海量存儲和類似應用中評估定時電路。目前能夠生成幾十MHz、分辨率為1mHz的DDS發生器并不少見。

由于所有的波形都是以數字方式生成的，因此函數發生器中的調制功能、掃描功能和突發生成功能都受到數字控制，并可以以非常高的精度進行設置。不僅可以精確地設置/改變頻率和定時，還可以精確地設置/改變相位和幅度。