2 FPGA中各模塊的電路組成及工作原理

　　2．1 波形變換電路

　　由比較器獲得的方波心率脈沖還不能直接用于心率測量，因為脈沖寬度太大。要進行正確的心率測量，必須對這個方波脈沖進行微分，將其寬度調整為一個時鐘周期寬。微分電路如圖3所示。用VHDL語言編程時，可用一個時鐘進程實現這個微分電路。圖3中各點波形如圖4所示。

　　2．2 心率計算電路

　　根據瞬時心率計算公式及圖1，瞬時心率的計算應以1kHz的時鐘頻率作為時間基準，測量相鄰兩次心跳之間的時間，然后做除法運算。因此，瞬時心率計算電路應包括一個12位的二進制計數器和一個16位的二進制除法電路。平均心率的計算應根據測量結束前最后測得的16次心率值求平均，因此心率計算電路還應包括一個能完成12位二時制數加法的電路和一個能完成12位二進制數除法的電路，這個除法運算可通過移位寄存器右移四次來實現。計數器、加法器和移位寄存器在FPGA中用VHDL語言實現都很容易。下面主要討論測量的實現方法。

　　瞬時心率計算公式是一個拋物線函數，分母中計數值N是一個變量，這個除法運算不能通過簡單的移位寄存器來實現；而設計16位二進制除法運算電路，無論采用組合電路還是采用時序電路，都將耗費很多的芯片資源。另一方面，人的正常心率為60～120跳/分鐘，即使心率出現異常，也不會超過 20～200跳/分鐘，因此所測量的心率值只有有限個數據。這樣，可根據每一個可能出現的心率值，預先求出N的變化范圍，制作一張表，存入ROM中。實際測量時，再根據測到的N值，選擇相應的心率數據。假設心率的變化范圍為20～200，則N的變化范圍為3077～300。瞬時心率值IHR與計數值N的關系如表1所示。

　　心率計算電路除了完成上述功能外，還要將瞬時心率值和平均心率值轉換為七段顯示代碼，再送入LED顯示器進行數字顯示。

　　2．3 告警控制電路

　　告警控制電路的功能是根據心率計算電路得到的瞬時心率值來判斷心率的狀態：心跳到否正常、是否過快或過慢、是否心率不齊。如果心率處于 60～120的范圍，則心跳正常；如果心率小于60，則心跳過慢，如果心跳大于120，則心跳過快；如果相鄰兩次測量的心率值認為心率不齊。這些判斷是由一系列比較器完成的，用VHDL語言實現比較簡單，這里不再詳述。

　　完成比較判斷后，告警控制電路將代表不同心率狀態的字母E（正常）、F或S（過快或過慢）及I（心率不齊）的七段顯示代碼以8Hz的頻率分別送到三個LED顯示器進行報警顯示，同時將不同心率狀態信號以8Hz的頻率分別送到三個不同顏色的發光二極管進行報警顯示。

　　2．4 時鐘分頻電路

　　時鐘分頻電路的功能是將系統提供的主時鐘進行分頻，提供其它模塊電路所需的兩個時鐘（1kHz和8kHz）。其中，周期計數器的時鐘（clk1）決定了周期計數器的位數。當心率測量范圍為20～200跳/分鐘時，對慶的心率周期T為3～0.3秒。若時鐘信號clk1的頻率 f0=1kHz，則在最低心率（20跳/分鐘）時的計數值N=3/10 -3=3000，因此計數器的位數為12位。由下面的性能評價佛標分析可知，更高的時鐘頻率可擴大心率測量范圍并提高測量分辨率，但同時分增加電路的復雜性；而報警控制電路的時鐘（clk2）決定了顯示閃爍的快慢。在FPGA中，時鐘分頻電路一般是通過VHDL語言的進程語句由計數器實現的。