時間可控發射方法（TRE）是一種常用的非入侵式波形測量方法，它能從芯片的背面探測芯片內部節點的時序波形。完美的TRE系統能提供很高的帶寬 （》5GHz）， 很好的探測尺寸精度 （0.25微米）， 而且能顯示芯片內部所有節點的波形。TRE波形一般用于探測不正確的信號電平，電路競爭和冒險問題以及幾皮秒的高精度時序錯誤。

　　通常，在模擬電路診斷中TRE的使用經常受到限制，因為從模擬電路內部提取TRE波形會非常困難。動態的光子發射具有很高的非線性度。但是，我們可以提取芯片內部小幅度差分邏輯電路的波形，而這些信號能導致模擬波形的pass或者fail。在0.18微米工藝中，這些波形在判斷芯片pass或fail時非常關鍵。

　　工作原理

　　科利登的EmiScope（R）是一種發射顯微設備，它能收集處于飽和狀態的CMOS器件所發**的光子。當CMOS管子的電平跳轉時，主要載流子 （NMOS管中的電子，PMOS管中的空穴） 將通過晶體管的溝道從源極流向漏極。當這種電平轉換發生時，溝道附近的小范圍內會產生很強的電場。載流子通過這個區域時，該電場對載流子進行做功，使得載流子擁有很多能量。當這些載流子達到漏極之后，這些能量將會被釋放。能量的釋放有多種機制，其中的一部分會以所謂的光子發射的方式來完成。

　　EmiScope（R）能測量并在時域上疊加這些光子的發射，因此通過它就能從芯片背面測量芯片內部的時序。使用該技術調試數字電路時很好理解。其實，TRE系統所測得的光子發射信息也能用于模擬電路的探測。與高精度仿真結果結合在一起，這些探測結果能很好地用于模擬電路的調試。

　　案例分析：調試一個混合信號電路

　　本案例的芯片是一個混合信號芯片，擁有一個數字核和32個相同的模塊。每個模塊包含一個可編程的“事件發生器“，能用于產生任何低于頻率的事件（脈沖）。事件發生器主要是由小幅度差分邏輯電路構成的。由于后續電路的輸入時鐘需要較大的信號幅度，所以需要使用一個差分信號到單端信號的緩沖器（D2S）來作為二者的接口。圖1所示是一個D2S電路的原理圖。 輸入信號Vin/VinN的幅度分別是0或600mV。兩個滿幅的輸出信號CVO和CVON信號能獨立的用于后續電路。

　　在測試第一批投片芯片時，發現了一個奇怪的問題：下一級電路會出現脈沖丟失現象。而仿真結果則表明芯片工作正常。失效隨機地出現在不同的芯片中。在調試之前，我們認為該問題不是由數字部分產生的。同樣，事件發生器也似乎不是該問題的原因。

　　選擇一個芯片將其放入TRE系統，收集其發射的光子柱狀圖。關注其中的兩個模塊，其中的模塊3C經常fail， 模塊3B經常pass。在D2S輸出端分別觀察兩個事件發生器模塊的”正“輸出信號和”負”輸出信號。

　　顯示了CVO和CVO#信號的期待信號以及pass和fail條件下，分別利用得到的TRE數據。顯示的則是CVON和CVON#信號的相應信息。在光子發射圖上，很明顯，CVON3B信號上升沿和下降沿的兩個尖峰之間的光子強度較高。這表明CVON3B的輸入信號（圖中的Vgs）從未降低到NMOS管的門限電平之下。

　　結果

　　根據仿真結果，CVON在pass和fail的時候其光子發射波形應該是一致的。但我們看到的結果是，當晶體管輸出從高到低轉換時，發射光子圖在信號波形上升沿約1ns之后開始變高，直到信號轉換時才變回為0，而不是預期的窄發射脈沖。如果波形脈沖越來越窄，當晶體管輸出Vds變低時，發射光子圖將會被截斷。如果波形脈沖足夠寬，發射波形將會逐漸降低到0。

　　由于發射波形出現時，輸出波形應該變高，這表明電壓電平有問題。事實上，對于多脈沖脈沖信號來說，高電壓降低到足夠低的低電壓，后續電路卻會把它當作前一個較慢脈沖的負下降沿。這一特殊情況將會導致我們前面的測試設備所觀察到的失效現象。

　　結論

　　為了驗證電路功能，我們還做了很多仿真。此外，我們還使用了決定不同芯片參數的發射技術。通過仿真，晶體管與D2S接口的部分不匹配將導致事件發生器增益的減少。

　　晶體管參數0.5%的不匹配就會對預期的波形產生影響。這對模擬電路非常重要，這也表明TRE能用于診斷模擬電路內部敏感的不匹配問題。這樣的晶體管不匹配將導致器件的失效并最終需要重新設計芯片。通過相應的掩模板修改和重新流片我們能生產出功能正常的芯片。