EMI在硬件測試中一直是一個頗為難解的問題，有時會因為負載接線長度和布線等問題變得更為棘手。

在MPS研討會中基于傳輸線理論和高頻傳導EMI進行建模分析，解釋高頻諧振的產生，并介紹實際應用中解決方案。

測試過程中環境布置

在有無負載線的情況下進行電源傳導對比測試：

從測試圖來看在2m輸出線纜在30M和90M出現尖峰。

有四點疑問：為何在加入輸出線纜長度后在高頻段出現尖峰？不同的長度又會怎樣的情況呢？高頻EMI是以共模為主？30M、90M 發生諧振？

針對測試電路進行建模分析，以下模型基于共模噪聲來進行分析：

模型包含Lisn、LC濾波器、H橋開關管、輸出線纜、輸出對地Zp阻抗，BTL功放H橋不斷進行開關，必然會產生di/dt、dv/dt產生噪聲源，分別可對它們等效成電流源和電壓源，但在共模噪聲中di/dt提供的作用小，從環路來主要是dv/dt。在這個模型中，共模電流有兩條路徑：

①dv/dt-Cswp-Lisn阻容回路

②dv/dt-Lout-Zp-Lisn阻容回路。

從電壓源角度來看模型如下

在近場耦合中會出現耦合電容Ccou，高頻的條件下此電容容抗減小，而電感感抗會增大，故共模電流會從耦合電容處流過，并對共模噪聲影響很大，共模電流會經過Lisn形成回路。

從電流源角度來看模型如下

di/dt形成電流源，變化的電流產生磁場，產生共模噪聲需通過互感來形成。

噪聲的產生由模型分析可知，那么輸出線纜的長度會有怎樣的影響，則需從傳輸線理論來分析。

在高頻的條件下，任何線纜都是有阻抗的，那這個阻抗的大小會是什么因素來決定？

傳輸線理論一長段理論微分方程和差分方程，對我們應用來分析需理解線纜在高頻條件下有阻抗，并且是隨頻率的變化發生串聯諧振和并聯諧振，線的長度在波長的1/4時就危險了。線纜在1/4波長時發生串聯諧振，那么整個回路中阻抗最小，電流達到最大值，此電流經過Lisn會造成問題。而并聯諧振發生時阻抗達到最大，回路電流最小。

針對此問題，想辦法改變諧振點，不然諧振頻率落在測試頻段內問題能解決，那該如何去操作？

①下圖可以看出，不同的線纜長度諧振點不同，從這個角度出發，在適當時候減小線纜長度。

②下圖可以看出，在線纜套入磁環可以改變諧振點。

?

?

增加屏蔽罩模型

①電壓源模型

②電流源模型

增加屏蔽罩中，屏蔽罩需接地，形成新的回路來減小共模電流。

?

總結一下解決方向：

①減小噪聲源

·減小dv/dt變化率

·利用展頻技術

②減小噪聲路徑環路

·減小dv/dt節點大小和di/dt環路面積

·增加濾波器和磁環

·避免線纜長度與1/4、3/4波長相等

·增加屏蔽罩

?

一己之見：研討會文檔的緣故，整篇文字蘊藏的技術知識點含量很高，有近遠場的距離分界點λ/2π，有傳輸線特性阻抗公式，有展頻技術，三角波。還有1/4波長的奇數倍，這里讓我想起為什么是1/4λ？為什么是奇數倍？提示一下：90°+90°=180°……

最后說一下電流源和電壓源：

電流源可以理解成一個理想電源（沒有內阻）與一個電阻（此電阻無窮大，相對于外接負載）并聯。電壓源是從實際電源抽象出來的一種模型，可以理解成在其兩端總能保持一定的電壓而不論流過的電流為多少。這里講電流源和電壓源模型，這個還真一時想不起來。

整篇文章看下來，越來越覺得EM才是信號完整性的基礎。

審核編輯：湯梓紅