電磁兼容的問題常發生于高頻狀態下，個別問題（電壓跌落與瞬時中斷等）除外。所以在電磁兼容設計中一定要有高頻思維，總而言之，就是注意高頻條件下的器件的特性和電路的特性，在高頻情況下和常規頻率狀態下是不一樣的，如果仍然按照普通的工程思維來判斷分析，則會走入設計的誤區。

　　一、電容

　　在中低頻或直流情況下，電容就是一個儲能組件，只表現為一個電容的特性，但在高頻情況下，它就不僅僅是個電容了，它有一個理想電容的特性，有漏電流（在高頻等效電路上表現為R），有引線電感，還有導致電壓脈沖波動情況下發熱的ESR（等效串聯電阻），如圖：

　　從這個圖上分析，能幫我們設計師得出很多有益的設計思路。

　　首先，按照常規思路，Z＝1／（2πfC），Z是電容的容抗，應該是頻率越高，容抗越小，濾波效果越好，即越高頻的雜波越容易被泄放掉，但事實并非如此，因為引線電感的存在，一顆電容僅僅在其1/2πfc=2πfL等式成立的時候，才是整體阻抗最小的時候，濾波效果才最好，頻率高了低了都會濾波效果下降，由此就可以分析出結論，為什么在IC的VCC端都會加兩顆電容，一顆電解電容，一顆陶瓷電容，容值一般相差100倍以上，用來增加電容的濾波帶寬。

　　解決方法：

　　使用BDL濾波器代替原來的多顆普通退耦電容。

　　BDL是一種新生代電容器。在高頻狀態下，BDL的專利性內部結構大大降低了高頻寄生效應。在高頻下因其平衡的內部結構，具有更好濾波及去耦作用

　　理解BDL的平衡特性，必須先了解其物理結構，從圖可知：

　　一個標準的旁路電容是由連接到A和B兩極上的交替平行電極板組成。

　　BDL加入了兩個并聯的參考電極G1、G2，他們平行的印刷在A、B兩電極間，構成法拉第屏蔽籠，或構成同軸線結構，來達到平衡，降低自身ESL。

　　這種專利性的結構帶給我們的就是BDL擁有比普通電容更寬的濾波頻帶，原來需要多顆普通電容的濾波頻段現在只需一顆BDL濾波器就可以解決，且和結構類似的穿心電容相比不受通流量的限制。

　　二、電感

　　電感和電容是有點相反的器件，一個“通低阻高”；一個“通高阻低”。如果暫時忽略分布電容，電感的阻抗主要由兩部分組成：一部分是電阻成分（R），另一部分是感抗成分（fL），即：

　　Z=2πfL

　　電阻成分來自于繞制電感的導線的電阻和磁芯的損耗。作為電磁干擾抑制用的電感，希望電阻成分越大越好。因為電阻可以將干擾能量轉換為熱量消耗掉，而感抗僅是將干擾能量反射回信號源。

　　電感的阻抗雖然在形式上是隨著頻率的升高而增加的，但是在不同的頻率范圍內，性質是完全不同的。

　　頻率很低時：磁芯的磁導率較高，電感的電感量大，電感的電阻成分較小，阻抗以感抗為主，是一個低損耗、高Q值特性的電感。

　　頻率較高時：隨著頻率的升高，磁芯的磁導率降低，導致電感的電感量減小，感抗成分減小。但是，這時磁芯的損耗增加，則電阻成分增加，阻抗變成以電阻成分為主。因此，當高頻信號通過鐵氧體時，電磁能量以熱的形式耗散掉。

　　解決辦法：

　　不管是共模電感還是差模電感，磁芯的材料是選擇重點。作為差模電感磁芯使用時，磁芯材料的飽和特性是最重要的，作為共模電感磁芯使用時，往往更關心磁芯材料的磁導率。

　　作為差模電感磁芯使用的材料一般有兩種：一種是鐵粉芯，另一種是鐵鎳鉬芯。鐵粉芯價格較低，但是在400Hz電流條件下使用時，可能會產生過熱問題。這兩種材料的最大優點是不易飽和。但是磁導率較低。

　　作為共模電感磁芯的材料主要是鐵氧體材料，常用的有錳鋅鐵氧體和鎳鋅鐵氧體兩種。錳鋅鐵氧體的直流磁導率雖然較高，但是隨著頻率升高下降很快；另外，由于這種磁材的導電性較好，會在繞組-磁芯之間產生較大的分布電容，因此僅適合于低頻的場合。鎳鋅鐵氧體的直流磁導率較低，但是能保持到較高的頻率。另外，這種磁材的電阻較大，適合于頻率較高的場合。

　　三、線纜和PCB布線

　　PCB布線的高頻等效特性（如圖），無論高低頻，走線電阻都是客觀存在，但對于走線電感，則只在較高頻時候才可以顯現得出來。另外就是還有一個分布電容的存在，但是，在導線附近沒有導體的時候，這個分布電容有也是白搭，就像沒有男人，女人也不能生孩子一樣，這是一個需要兩個導體才可以發揮的作用。所以要重點關注由于線纜或PCB布線引起的共模噪聲。

　　共模輻射是電路中存在不希望的電壓降造成的，此電壓降使系統中某些部分處于高電位的共模電壓，當外部電纜與系統連接時，外部電纜在共模電壓的作用下被激勵，形成輻射電場的天線。

　　所以設備設計時要考慮好外部電纜的濾波和內部線束的布局和布置

　　解決方法：

　　1.控制電纜長度

　　在滿足使用要求的前提下，盡量使用短的電纜。但電纜長度往往受到設備之間連接距離的限制，不能隨意縮短。而且，當電纜的長度不能減小到波長的1/2一下時，減小電纜長度的效果也不明顯。

　　線纜和線纜之間的間距不宜太近，否則會因為導線分布電容的存在而導致信號線纜之間出現串擾，當然，信號線對地線的耦合那又最好是近一點，這樣，信號線上的波動干擾可以方便的泄放到地線上去。

　　2.減小共模電壓

　　減小共模電壓，目的是減小共模電流。當共模回路阻抗一定時，減小共模電壓就可以減小共模電流。

　　（1）電纜接口處設置干凈地：干凈地沒有噪聲電壓，將電纜連接到這個地線上，可以有效地減小共模電壓。通常將干凈地與金屬機箱連接起來，以進一步減小共模電壓。

　　（2）強干擾電路遠離I/O端口：高速數字脈沖電路、振蕩器電路、時鐘電路等在工作時會產生較強的干擾，這些電路要盡量遠離I/O接口電路，防止干擾耦合到I/O電纜上，

　　（3）屏蔽內部電纜：當內部電纜較長時，會更容易感應出較高的共模電壓，這時可將內部電纜屏蔽起來，屏蔽層與金屬機箱需用低阻抗連接起來。

　　3.增加共模電流環路阻抗

　　（1）斷開電路板與機箱之間的連接（僅低頻段有效）；

　　（2）在電纜上或接口端串聯共模扼流圈：共模扼流圈能夠對共模電流形成較大的阻抗，而對差模信號沒有影響，因此使用上很簡單，不用考慮信號失真的問題，并且共模扼流圈不需要接地，可以直接加到電纜上。

　　4.共模濾波

　　還有一個解決電纜輻射的有效方法，那就是對電纜進行共模濾波。共模濾波的原理是利用低通濾波將電纜上的高頻共模電流成分濾除掉，這些高頻電流時引起電纜輻射問題的主要原因。

　　5.屏蔽電纜

　　屏蔽層直接遮擋了電纜中差模信號回路的差模輻射；

　　為共模電流提供一個返回共模噪聲源的路徑，減小共模電流的回路面積。

　　用屏蔽電纜控制共模輻射的關鍵時要為共模電流提供一個低阻抗的通路，使共模電流同過屏蔽層流回到共模電壓源，電纜屏蔽層提供的共模電流通路的阻抗由兩部構成：一部分是屏蔽層本身的阻抗；另一部分是電纜屏蔽層與金屬機箱之間的搭接阻抗。因此，要構成一個低阻抗通路，不僅要求電纜本身屏蔽層的質量要好（射頻阻抗低），而且電纜屏蔽層與金屬機箱之間的搭接阻抗要盡可能低。保證電纜屏蔽層與機箱之間的低阻抗搭接的方法是屏蔽層在360°范圍內與機箱連接。也就是說，電纜的屏蔽層與金屬機箱構成一個完整的屏蔽體，這與機箱是否接地無關。

　　綜上，本文為大家重點闡述了電路設計中所不可忽視的一些高頻效應，也提出了一些行之有效的解決辦法，希望能為大家在后續的產品設計時提供幫助。