通過分布式處理提升處理器效率

在剛剛過去的數(shù)年內(nèi)，我們見證了多處理系統(tǒng)日漸成為主流，事實上大多數(shù)現(xiàn)代個人計算的CPU均采用了對稱多處理系統(tǒng)（SMP），其中，相同處理器的多個實現(xiàn)例程分擔(dān)運行在PC上的應(yīng)用程序負荷。SMP目前已相當(dāng)常見，但在嵌入式計算中，向多處理的轉(zhuǎn)移趨勢并不常見。然而，新的嵌入式設(shè)計技術(shù)為工程師提供了相當(dāng)?shù)淖杂啥?，能夠在?shù)字子系統(tǒng)上智能化地分配處理功能。在本文中，研究了一個使用Cypress半導(dǎo)體公司PSoC 3和PSoC 5架構(gòu)的分布式處理技術(shù)示例，該架構(gòu)由一個主CPU（在本例中為8051或ARM Cortex M3）、一個DMA引擎、以及通用數(shù)字模塊（UDB）陣列構(gòu)成。UDB可高效用作微處理器陣列。通過在這類子系統(tǒng)上分配處理功能，減少計算復(fù)雜程度和處理負荷，工程師能夠提升整個系統(tǒng)的效率。

將處理功能分解到多個功能塊上具有很多優(yōu)點，最大的優(yōu)點是降低了實際功耗。通過降低CPU在處理MIPS方面的負荷，只計算簡單的函數(shù)，如服務(wù)中斷，能夠以較低的頻率運行應(yīng)用程序，這是因為，除了應(yīng)用程序的所有函數(shù)外，CPU無需在不太復(fù)雜的函數(shù)上耗費指令周期。這樣，就能從兩個方面降低整個應(yīng)用的功耗。第一個優(yōu)點顯而易見，降低CPU時鐘，隨著時鐘速度的降低，實際功率呈線性下降。第二個優(yōu)點有些容易被忽視，但同樣重要，CPU具有的邏輯門約是UDB的10倍以上，通過將處理功能從主CPU卸載到微處理器上，可釋放大量用于完成處理功能的邏輯門，從而進一步顯著改善實際功耗。

除了顯著降低應(yīng)用程序的實際功耗外，分布式處理還具有另一項優(yōu)點，由于CPU從更平凡的處理負擔(dān)中解脫出來，能夠?qū)⑵銶IPS更多地用在可更好發(fā)揮CPU特性的功能上，用于具有更高計算強度的函數(shù)上，如乘除指令。

為了理解將處理功能分解在架構(gòu)上的方式，我們將分析常見的嵌入式應(yīng)用，如無刷直流電機控制。首先我們深入實質(zhì)，了解PSoC 3和PSoC 5數(shù)字子系統(tǒng)，以便理解其能力。

PSoC 3和PSoC 5器件公用平臺架構(gòu)，這意味著在兩個系列中，基本硬件是相同的。PSoC3和5平臺架構(gòu)由四個主要功能塊構(gòu)成，它們是：

CPU子系統(tǒng)：首先是CPU子系統(tǒng)，它包含主CPU（8051或Cortex M3）以及所有支撐IP，包括中斷控制器，調(diào)試硬件，以及DMA控制器。其他系統(tǒng)功能也包含在CPU子系統(tǒng)中，如計時，電源管理，以及系統(tǒng)存儲器。通過CPU與DMA引擎的結(jié)合，可為我們提供實現(xiàn)分布式處理功能所需的兩個關(guān)鍵部件。

數(shù)字子系統(tǒng)：數(shù)字子系統(tǒng)是PSoC 3和PSoC 5系列架構(gòu)的另一重要部分，使用它，能夠?qū)崿F(xiàn)分布式處理系統(tǒng)。PSoC 3和PSoC 5中的數(shù)字子系統(tǒng)主要由可靈活編程的通用數(shù)字模塊（UDB）陣列構(gòu)成。正如從圖X中所見到的，UDB硬件包含數(shù)據(jù)路徑元素，它本質(zhì)上是8位微處理器，能夠執(zhí)行標(biāo)準(zhǔn)的處理功能，如移位、加和比較。數(shù)據(jù)路徑元素（圖XX）還與PLD單元相結(jié)合，可用于實現(xiàn)定制的邏輯功能，甚至能夠查詢表以找出可用作參考的數(shù)據(jù)路徑元素。這些UDB可用于實現(xiàn)很多外圍標(biāo)準(zhǔn)功能，如PWM、定時器和SPI，它們也能用于實現(xiàn)定制的外圍功能。正因為這種靈活性，PSoC能夠?qū)崿F(xiàn)分布式處理功能。

UDB陣列可支持高達24個UDB，支持靈活的布線矩陣，用戶能夠?qū)⒍鄠€UDB連接在一起，以實現(xiàn)更大和更復(fù)雜的處理功能。

圖2

模擬子系統(tǒng)：PSoC 3和PSoC 5系列還具有高性能和可編程模擬子系統(tǒng)，它包含創(chuàng)建完整模擬信號鏈所需的所有部件，包括高達20位的模擬-數(shù)字轉(zhuǎn)換，用于信號調(diào)節(jié)的數(shù)字過濾器，以及數(shù)字-模擬轉(zhuǎn)換。在本次關(guān)于分布式處理的討論場景下，模擬子系統(tǒng)能夠在將模擬輸入發(fā)送至數(shù)字子系統(tǒng)或CPU進行進一步數(shù)據(jù)處理前，對模擬輸入進行處理。

可編程布線和互聯(lián)子系統(tǒng)：它位于框圖的最右側(cè)，可編程布線和互聯(lián)子系統(tǒng)包含靈活的布線矩陣，布線矩陣與I/O以及數(shù)字、模擬和CPU子系統(tǒng)相連。該功能塊具備相應(yīng)的能力，使用它，能夠定義將芯片上的信號路由至何處，并能創(chuàng)建多路子系統(tǒng)的處理系統(tǒng)。

分布式處理的示例

至此，我們已了解了用來創(chuàng)建分布式處理子系統(tǒng)的可用工具，現(xiàn)在我們將考察如何使用分布式處理來提升系統(tǒng)效率。在這里，我們將考察一個分布式處理應(yīng)用的真實示例。Sensored無刷直流（BLDC）電機控制即是能夠展示這類分布式處理優(yōu)點的常見的嵌入式控制功能

控制帶傳感器的BLDC的傳統(tǒng)方法是，電機轉(zhuǎn)動并導(dǎo)致三個霍耳效應(yīng)傳感器的邏輯電平改變狀態(tài)，在典型的帶傳感器的 BLDC MCU控制系統(tǒng)中，當(dāng)狀態(tài)發(fā)生變化時，處理器接收IO中斷信號。CPU隨后將調(diào)整連接至PWM輸出和驅(qū)動的電機線圈。這會在CPU上造成較重的中斷負擔(dān)，降低服務(wù)于中斷功能的CPU MIPS，而不是執(zhí)行應(yīng)用程序需要更多關(guān)注的其他處理功能。此外，電機運行越快，CPU中斷就越頻繁。不僅如此，為應(yīng)用增加額外電機還會使問題進一步復(fù)雜，這是因為，無法可靠地對兩臺（或多臺）電機進行同步以確保霍爾傳感器不會同時觸發(fā)，獨立的中斷具有相同的優(yōu)先級。

必定有其他方式，是嗎？的確如此。PSoC 3和PSoC 5系列的架構(gòu)給出了在微處理器陣列上執(zhí)行分布式處理的良好示例，可將這類中斷密集型操作卸載。通過在UDB的PLD單元中簡單地實施硬件查找表，就不必再中斷CPU。取而代之的是，將中斷發(fā)送至CPU中斷控制器，霍爾效應(yīng)傳感器輸入直接送至硬件查找表，隨后確定將用于接收PWM信號的輸出。在該實施方案中，僅當(dāng)電機速度變化時CPU才會中斷。

這只不過是使用分布式處理降低主CPU負擔(dān)并提升系統(tǒng)效率的一個例子，還有很多實施分布式處理的示例，包括中斷密集型應(yīng)用，其中，CPU需參考數(shù)據(jù)結(jié)構(gòu)并作出決策。通過在UDB架構(gòu)中實施查找表、并使用UDB數(shù)據(jù)路徑元素對數(shù)據(jù)進行比較，CPU將不再需要處理中斷事宜。

分布式處理應(yīng)用的另一示例是，將DMA用于數(shù)據(jù)傳輸密集型應(yīng)用，如I2S對USB（記錄）、或USB對I2S（放出）應(yīng)用。通過在UDB架構(gòu)中實施I2S塊，使用DMA在處理過程中、在兩個功能塊和SRAM塊之間傳輸數(shù)據(jù)，只需很少的CPU周期來控制數(shù)據(jù)流。以這種方式使用DMA，在基于脈沖密集型方案的通信協(xié)議應(yīng)用中，能帶來極大的好處，如USB以及具有可靠數(shù)據(jù)速率的應(yīng)用（如I2S）。

通過提供更高效的處理器和功耗更低的處理技術(shù)，CPU廠家和MCU供應(yīng)商致力于不斷降低功耗并提升系統(tǒng)效率，作為系統(tǒng)設(shè)計者，我們也應(yīng)尋找機會，設(shè)計出具有更低功耗和更高效率的嵌入式系統(tǒng)。隨著新PSoC 3和PSoC 5平臺的發(fā)布，工程師的系統(tǒng)設(shè)計工具庫中現(xiàn)在有了另一工具。將嵌入式應(yīng)用視為處理功能的組合，分解處理功能，并在處理子系統(tǒng)陣列上分配這些處理功能，工程師們現(xiàn)在能夠優(yōu)化其嵌入式系統(tǒng)的效率，并降低系統(tǒng)功耗。

?