奔騰(Pentium)微處理器介紹

提高微處理器性能有三個途徑：
提高芯片內部時鐘頻率使操作速度加快，這將受到微電子工藝及芯片功耗的限制。
增加數據總線寬度，提高數據路徑的流量，這將要求芯片集成度提高、封裝引腳增多。
微體系結構中采用新技術，使更多的指令在同一時刻并行執行（提高指令執行并行性ILP），這是最重要的一點，這將要求芯片有更高的集成度以及新的設計思想。
提高處理器指令執行并行性（ILP）有兩種方法：采用超級流水線(Super-pipeline): 將指令的執行分解成小的步驟(級), 不同指令中不同步驟可并行操作。級數分的多，并行執行的指令也多。超級流水線指的是多級數的流水線(如8級以上)。采用超標量(Super-Scalar): 片內設置多重功能相同的部件，為指令并行執行提供硬件基礎。第一代奔騰微處理器采用0.8微米工藝，集成度310萬晶體管，工作頻率66MHz，指令與486兼容，性能比486大大提高，是Inter芯片技術發展中的里程碑。
奔騰微處理器結構特點
哈佛結構，有分開的指令Cache與數據Cache,各8KB容量。

奔騰微處理器結構特點
獨立的兩條整數執行流水線，U與V，在一時鐘周期內可以發射兩條整數指令去執行。
采用轉移預測策略，減少轉移指令帶來的流水線效能的損失。

Pentium 微處理器結構框圖

Pentium  流水線

流水線和指令執行順序：奔騰為超標量結構，兩條五級流水線(U、V)，可同時發射兩條配對指令。U可執行X86任何指令，V執行“簡單”指令。
預取指令級PF：從片內I-Cache取指令，有兩個預取緩沖器，與分支目標緩沖器BTB協作，一個預取緩沖按順序取指，另一個按轉移指令目標預取，分支預測有結果后不管執行哪個指令流，均已預取好了。
流水線和指令執行順序：
指令譯碼級D1：兩個并行的指令譯碼器，依“指令配對法則”決定發射一條指令還是二條指令。
譯碼級D2：進行操作數地址計算，有專門地址生成部件。
執行級EX：做AUL及訪問數據Cache的操作，復雜指令執行高效微碼操作，比486快。
操作結果回寫級WB：回寫操作結果，修改狀態，完成執行。

指令配對法則：兩條流水線可以同時執行兩條指令，但指令要滿足一定配對規則。
兩條指令必須是“簡單”指令，硬線邏輯而不是微碼實現，單周期執行， “簡單”指令有規定。指令要在 I－Cache中。

成對指令無寄存器數據相關:
  如 MOV eax,8 與 MOV eax,ebx 為輸出相關；
     MOV eax,8 與 MOV ebx,eax為指令流相關。指令中不能同時包含偏移量與立即數，等等。

轉移（分支）預測：流水線執行過程中，條件轉移指令的條件形成前，下條是執行轉移目標指令還是順序執行是個問題。

轉移（分支）預測：設兩個預測緩沖器，一個按順序預取，一個按轉移目標預取，不管轉移與否，取指工作均準備好。設一個“分支目標緩沖器”（BTB），有256項。記錄過去已執行過的轉移指令的目標地址，還有2位標記，記錄歷史轉移情況。
2位歷史記錄標記表示4種情況：“強轉移”、“弱轉移”、“弱不轉移”、“強不轉移”

轉移（分支）預測：

動態預測中歷史狀態位的狀態轉換圖