1 TLK3132在CPRI接口的應用

為了處理射頻模塊拉遠技術中基帶單元和射頻單元的光纖鏈接，國際上成立兩個標準化組織：一個是CPRI （Common Public Radio Interface），在2003年由華為、愛立信、NEC、西門子和北電發起成立的組織，致力于基帶、射頻接口的標準化；另一個是OBSAI （Open Base Station Architecture Initiative），由諾基亞、LG電子、三星電子等成立的聯盟。二者都定義了使基帶和射頻分離的標準化接口，也就是將宏基站分為基帶單元BBU和遠端射頻單元RRU兩部分，BBU和RRU之間傳送I/Q數據和控制管理數據，其信號格式就是CPRI或者OBSAI所定義的標準接口。本文以CPRI接口為例，詳解TLK3132在射頻模塊拉遠技術中的應用。

1.1 CPRI接口

CPRI接口在傳輸用戶界面定義了物理層layer1和數據鏈路層layer2兩層協議。在物理層中，將上層接入點的數據進行串并/并串轉換，以及物理層的編解碼（CPRI接口推薦采用8B/10B，遵循IEEE 802.3 2005 Clause36建議）；在數據鏈路層，對上層接入點的I/Q數據、物理層協議數據、網絡協議數據（包括以太網數據、高層數據鏈路協議數據）和廠家自定義的控制信息等進行相應的處理。

目前CPRI有三種建議的鏈路速率，分別是614.4Mbps、1228.8Mbps、2457.6Mbp。在發送側，把I/Q數據、控制協議信息、同步信息等復用為CPRI幀結構信息，經過物理層的8B/10B編碼后，通過光纖長距離傳播（幾公里到幾十公里）；在接收側，CPRI幀信號經過串并轉換后經過8B/10解碼成相應的I/Q數據和控制協議信息，交由上層數據鏈路處理。

CPRI幀分成基本幀單元和超幀單元。基本幀單元的幀頻是3.84MHz，包括16個字（表示為W=0…15，其中W0為控制字，后15個字為I/Q數據），根據不同的鏈路速率，字的長度分別為8bits、16bits（如圖7所示）、32bits。超幀單元是由256個基本幀單元組成，其中，第1個基本幀單元里的控制字寫入K28.5標志作為超幀的同步控制信息，其余的255個基本幀單元里的控制字包含控制和管理字（C&M）、廠商自定義控制字等，并預留一些控制字。

圖7 線速率1228.8Mbps的CPRI基本幀結構

在高速數據鏈路通信中，抖動指標是非常關鍵的，CPRI接口相應推薦了高速串行信號的眼圖和抖動規格。在SERDES發送側，CPRI要求的眼圖模板如圖8所示。

圖8 CPRI接口發送輸出眼圖模板（E.x.LV）

表1 E.6.LV， E.12.LV and E.24.LV發送器AC定時規格（參考資料CPRI Specification V2.0）

在CPRI接口的實現中，TLK3132完成高性能的串/并、并/串轉換，以及CPRI幀的同步和8B/10B編解碼，即CPRI接口物理層的相關功能實現。

1.2 應用例子

根據前面關于TLK3132的器件特點分析和CPRI接口介紹，TLK3132可以很好地滿足CPRI接口的應用要求，圖8是TLK3132在CPRI鏈路中的一個典型功能框圖：TLK3132接收來自光電轉換后的高速串行電信號，經串并轉換后，提取相應控制字符和有效字符并進行8B/10B解碼，送給ASIC或FPGA進行CPRI解幀處理；同時，也接收來自ASIC/FPGA的CPRI幀信號，進行相應的8B/10B編碼后送給SERDES Core完成并串轉換。

在該電路中，TLK3132恢復時鐘送給PLL作為參考時鐘，同時其參考時鐘又來自PLL的輸出時鐘。為保證內部CDR可靠工作，TLK3132要求參考時鐘跟輸入高速串行數據的頻偏控制在+/-200PPM以內，因此外圍PLL在失鎖情況下，必須保證本地振蕩器的自由振蕩頻率要足夠穩定，通常建議采用基于壓控晶振的時鐘方案。

圖8 TLK3132在CPRI接口的典型應用

下面例子說明如何通過MDIO設置TLK3132相關寄存器的軟件配置。假設：CH0和CH1通道串行速率分別為1228.8Mbps和2457.6Mbps、并行接口采用SDR接口并工作在NBI模式、使能內部8B/10B編解碼器、差分參考輸入122.888MHz時鐘，內部抖動濾除鎖相環關閉，則在TI的TLK3132評估板上參考軟件配置如下。

START

CLAUSE 22 //選擇CLAUSE 22模式

SETPHYADD（00） //選擇物理地址0

WRITE（00， 8000） //軟件復位芯片，即對所有寄存器進行復位

READ（11， 3590， FFFF） // 驗證MDIO 功能是否正常

WRITE（1E， 9100） //把0x3FF0寫入0x9100寄存器，差分參考輸入作為SERDES Core的參考時鐘

WRITE（1F， 3FF0）

WRITE（1E， 9000） //高頻倍頻器的倍頻系數設為10

WRITE（1F， 1515）

WRITE（1E， 9001） //設置CH0為1/2速—1228.8Mbps、CH1為全速—2457.6Mbps

WRITE（1F， 6060）

WRITE（10， 8400） //并行接收時鐘選擇各自通道的恢復時鐘

WRITE（11， B197） //并口為SDR且工作在NBI模式、上升沿打數據、8B/10B使能

WRITE（1E， 9002） //設置CH0通道接收為交流耦合、自適應均衡

WRITE（1F， 1005）

WRITE（1E， 9004） //設置CH1通道接收為交流耦合、自適應均衡

WRITE（1F， 1005）

WRITE（1E， 900A） //設置CH0通道串行發送端的擺幅為1000mV，去加重為9.52% （0.87dB）

WRITE（1F， 0B21）

WRITE（1E， 900C） //設置CH1通道串行發送端的擺幅為1000mV，去加重為9.52% （0.87dB）

WRITE（1F， 0B21）

WRITE（10， 8C00） //數據通道復位

PAUSE（100） //等待芯片配置生效

WRITE（1E， 901B） //檢查SERDES Core內部鎖相環是否鎖定

READ（1F， 0011， 0011）

STOP

1.3 實驗測試

由于串行口速率高達1228.8Mbps和2457.6Mbps，對PCB的layout提出較大的挑戰。同時TLK3132具有非常優秀的損耗補償能力，可以調整最佳的去加重補償等級，以得到最佳的信號完整性性能。

在3.2節的例子中，反復發送K28.5字節數據，實際測試到的TLK3132發送端眼圖如圖9和圖10（分別對應的串行速率為1228.8Mbps和2457.6Mbps），抖動主要來源于隨機噪聲，眼寬均在0.9UI以上，具有非常優越的抖動性能（通過適當調整去加重能力補償傳輸線FR4的損耗，以提高SI性能）。

圖9 1228.8Mbps發送側眼圖（經5inches FR4走線，調整了最優的去加重補償）

圖10 2457.6Mbps發送側眼圖（經5inches FR4走線，調整了最優去加重

2 總結

TLK3132是一款低功耗、低抖動、低成本、高性能的多速率收發器，靈活的內部模塊配置功能使其廣泛地應用于高速串行通信。

為了降低無線網絡的組網成本和提高覆蓋范圍，射頻拉遠技術廣泛應用在3G網絡建設，可把原基站內的基帶單元和射頻單元通過標準化接口（如CPRI等）進行分離，達到一處機房多處天線配置的網絡布局，以減少運營商對固定機房的投資。作為CPRI接口實現的一個關鍵技術—高速串并/并串收發器，TLK3132提供非常優越的SI性能、標準的8B/10B和通道同步處理、靈活的片內時鐘產生和分布等，完全能滿足高可靠、多速率的CPRI接口標準要求。