通過改善視頻解碼器和編解碼器接口降低DVR系統(tǒng)成本

在過去幾年中，視頻監(jiān)控錄像設備的性能得到了極大提升。借助新的硅器件產(chǎn)品，監(jiān)控 DVR 設計人員可以創(chuàng)建全幀速率的多通道捕捉、壓縮和回放系統(tǒng)，支持高質(zhì)量和高分辨率視頻，且價格合理。監(jiān)控 DVR 系統(tǒng)質(zhì)量和性能的進步，主要取決于兩個關鍵因素：

1）采用高分辨率模數(shù)轉(zhuǎn)換和先進亮度/色度分離技術的多通道視頻解碼器，可將質(zhì)量及信噪比(SNR)最大化；

2）支持 H.264 及其他先進壓縮技術的視頻編解碼器SoC，可最大限度降低比特率，實現(xiàn)HDD 存儲容量的最大化。

當然，還有許多其他的技術因素，如不斷進步的處理器、網(wǎng)絡和存儲器等，都在不斷改善著監(jiān)控DVR 的品質(zhì)。盡管如此，這些技術也得益于其它技術市場的推動。下面，我們將介紹主要面向視頻監(jiān)控應用進行開發(fā)的多通道視頻解碼器和編解碼器。

視頻監(jiān)控DVR的架構(gòu)大有不同，這主要取決于終端用戶的要求。通常，監(jiān)控DVR接受來自多個模擬相機的輸入，并將視頻數(shù)字化；然后，將原始數(shù)字視頻傳送到編解碼器進行壓縮(在一些基于 PC的架構(gòu)中，壓縮用軟件執(zhí)行，但是大多數(shù) DVR采用硬件編解碼器)。

大多數(shù)DVR還提供“預覽”或“實時顯示”模式，允許在相機上實時觀看現(xiàn)場事件，是“數(shù)字視頻錄像機”的“錄像機”部分，意味著該器件需要壓縮和存儲視頻。反過來，這意味著DVR系統(tǒng)必須能夠?qū)囊曨l解碼器中獲得的未壓縮視頻傳送到編解碼器進行壓縮。這看起來非常簡單，但實際上，當視頻解碼器的輸出不兼容，或輸出不是編解碼器輸入的最理想模式時，就會產(chǎn)生嚴峻挑戰(zhàn)。ITU-R BT.656是一個未壓縮數(shù)字視頻的正式標準，但為了節(jié)省引腳和印制線，許多編解碼器都要求具有多個視頻流交錯在一起的超頻 BT.656。盡管提出了詳細的分辨率和計時要求，但是交錯基本方法并非標準。

因為 I/O 引腳數(shù)的限制，許多編解碼器都要求字節(jié)交錯數(shù)據(jù)，這樣2或4個數(shù)字視頻流就可以與來自每個視頻流的交替數(shù)據(jù)字節(jié)進行多路傳輸。有些編解碼器可以接受線交錯數(shù)據(jù)，在這些器件中，所有視頻流組成的一個完整視頻隊列在下一次視頻流隊列之前被送出，如此反復。為了進一步挑戰(zhàn)監(jiān)控 DVR 系統(tǒng)設計人員，大多數(shù)編解碼器都要求幀交錯視頻數(shù)據(jù)，而來自各個源的整個幀都是按順序輸入的，以實現(xiàn)其最高工作效率。即使在字節(jié)或線交錯數(shù)據(jù)發(fā)送到編解碼器的情況下，無論如何也必須將數(shù)據(jù)解復用成幀，用于每個源。在輸入引腳上直接接收幀交錯視頻數(shù)據(jù)，可以降低這種難度，對于編解碼器來說是處理器密集型應用。

因為編解碼器通常是監(jiān)控 DVR 中所使用的最昂貴、最復雜的硅器件(不包括用于基于PC 的DVR的微處理器)，大多數(shù)系統(tǒng)設計人員都希望編解碼器以最高效率運行，所以許多設計人員采用外部邏輯來生成幀交錯數(shù)據(jù)以發(fā)送到編解碼器。圖1顯示了采用FPGA的監(jiān)控 DVR錄像子系統(tǒng)，執(zhí)行從視頻解碼器54MHz字節(jié)交錯數(shù)據(jù)到編解碼器108MHz幀交錯數(shù)據(jù)的轉(zhuǎn)換。

圖 1：使用FPGA進行未壓縮視頻格式轉(zhuǎn)換的子系統(tǒng)

因為大多數(shù)多通道視頻解碼器不支持幀交錯數(shù)據(jù)格式，而這種格式恰恰對于編解碼器是最佳的，或是在某些情況下是必須的，因此需要用FPGA來轉(zhuǎn)換數(shù)據(jù)。這是個令人滿意的解決方案，但是FPGA 增加了設計的成本和復雜性。如果視頻解碼器可提供幀交錯數(shù)據(jù)，F(xiàn)PGA就可以完全從子系統(tǒng)中移除。

為了應對這個挑戰(zhàn)并降低集成成本，科勝迅系統(tǒng)公司新近推出8通道視頻解碼器CX25838和CX25858，可提供幀交錯輸出并與監(jiān)控DVR中普遍使用的編解碼器兼容。圖2顯示了當帶有幀交錯輸出的CX25838 發(fā)送到圖1所示子系統(tǒng)時，子系統(tǒng)結(jié)構(gòu)圖是如何改變的。

圖 2：帶幀交錯輸出的基于 8 通道視頻解碼器的子系統(tǒng)

8 通道架構(gòu)和幀交錯輸出可幫助錄像子系統(tǒng)實現(xiàn)可能最高水平的集成，由于不再需要FPGA和 4通道解碼器，所以可以將元件數(shù)量減少到2個。這不僅節(jié)省了成本，還節(jié)省了寶貴的板上空間。那么，該產(chǎn)品的靈活性怎樣呢？雖然FPGA和可編程邏輯為定制化提供了最廣泛的選擇，但是CX25838也非常靈活。為了處理各種系統(tǒng)要求，CX25838 能夠輸出各種分辨率和幀速率。CX25838上有4條專用8位視頻I/O總線。圖3說明了CX25838 的一條8位視頻輸出總線上的幀交錯數(shù)據(jù)格式的例子。

CX25838為監(jiān)控DVR設計人員提供機會，通過提供幀交錯數(shù)據(jù)實現(xiàn)編解碼器效率最大化，而不采用昂貴的FPGA或可編程邏輯。它還通過提供各種分辨率和幀速率，在一系列產(chǎn)品*享系統(tǒng)架構(gòu)，提供規(guī)模優(yōu)勢的能力。例如，低成本DVR可采用一個編解碼器以全幀速率壓縮16個CIF分辨率通道，這可通過一條8位總線實現(xiàn)。其他解決方案可能需要每個編解碼器以全幀速率壓縮4個D1分辨率通道。還有些可能需要降低幀速率的D1 分辨率(在圖3中并未體現(xiàn)，但是在CX25838上可以實現(xiàn))。

圖3 ：來自 CX25838 的字節(jié)寬總線幀交錯輸出

具有幀交錯輸出的解碼器可實現(xiàn)與編解碼器的直接連接，并為系統(tǒng)設計人員提供很大的靈活性，從而實現(xiàn)設計的差異化和規(guī)模化。隨著視頻DVR繼續(xù)增加各種特性和功能，具有幀交錯輸出的視頻解碼器，代表了向增加監(jiān)控DVR系統(tǒng)效率和降低系統(tǒng)成本邁進的關鍵一步。