【摘　要】　介紹了在VXI總線儀器構成的導彈測試系統中，利用ISP器件使接口電路設計簡化，并用VHDL語言實現了ISP器件的內部邏輯，給出了設計的方法及部分VHDL源代碼。
??? 關鍵詞：ISP器件，接口電路，VHDL，VXI總線

1　引　言

　　隨著電子技術的飛速發展，ISP（In－SystemProgrammability）的出現代表著新一代PLD的方向，它消除了傳統PLD的某些限制和弊病，提高了器件及板級的可測試性和系統的可靠性，提供了現場系統重構或現場系統用戶化的可能性，使遙控現場升級及維護成為可能。基于此，采用ISP器件設計VXI接口電路是比較理想的選擇。在本電路中我們選用了Lattice公司的ISPLSI1032。ISPLSI1032的結構主要包括：
　　（1）全局布線區（GlobalRouting Pool）。該區位于芯片中央，它將所有片內邏輯聯系在一起，它的各輸入、輸出之間的延遲是恒定和可預知的。
　　（2）萬能邏輯模塊（Generic Logic Block，GLB）。萬能邏輯模塊是該器件的基本邏輯單元，它由邏輯陣列、乘積項共享陣列、輸出邏輯宏單元和控制邏輯組成。乘積項共享陣列將乘積項分配給或門，通過一個可編程的與／或／異或陣列的輸出來控制該單元中的觸發器，使乘積項共享比較靈活。每個輸出邏輯宏單元有專用的觸發器，每個觸發器與其它可組態電路的連接類似GAL（Generic Array Logic）的OLMC（Output Logic Macro Cell），可以被組態為組合輸出或寄存器輸出。
??? （3）輸出布線區（Output Routing Pool）。輸出布線區是介于GLB（Generic Logic Block）和IOC（Input Output Cell）之間的可編程互連陣列，通過對該區的編程可以將任一個GLB輸出靈活地送到I／O的某一個端口。
　　（4）輸入輸出單元（InputOutputCell）。該區引導輸入、輸出或雙向信號與具體的I／O引腳相連接，形成輸入、輸出、三態輸出的I／O口。
　　（5）巨塊（Megblock）。巨塊是GLB及其對應的ORP（Output Routing Pool）、IOC的總稱。ISPLSI1032中有兩個巨塊，分布在全局布線區的兩側。每個巨塊包含GLB、I／O口和專用輸入端，專用輸入端不經鎖存器，直接輸入在軟件分配下供本巨塊內的GLB使用。
　　外部信號通過I／O單元引導全局布線區，以完成任意I／O端到任意GLB的互連、任意GLB間互連以及各輸入I／O信號到輸出布線區的連接。器件的所有功能均可由一個GLB或多個GLB級聯完成。

2　測試系統對接口電路的功能要求

　　接口電路是VXI系統資源到被測對象的信號通路，其作用在于控制信號的分配、轉接和調理。主要功能包括：連接來自VXI模塊的信號送往被測對象的電纜；部分VXI資源直接輸出的通路轉換和選擇；對部分信號的預處理。3　VXI接口電路對ISP器件的要求VXI接口電路要求接口芯片嚴格遵守VXI總線的電子技術規范以及電磁兼容性規范等。它對ISP器件有以下具體要求：
　　（1）專用輸入和I／O引腳能夠監測并防止低于－1．5V電壓的出現。
　　（2）每個I／O單元可獨立編程為組合輸入、寄存器輸入、鎖存輸入、輸出或帶有三態控制的雙向I／O引腳。
　　（3）接收邏輯高電平門限在2．0V以上，低電平門限在0．8V以下。
　　Lattice公司的ISPLSI1032器件是當今世界上速度較快、密度范圍較廣的器件，它的系統速度可達180MHz，可以相當于43750個PLD門。它具有最大的靈活性，硬件可以重新組態。它完全符合VXI總線的規范，可以滿足VXI對接口器件的要求。

4　VXI接口電路的硬件連接

??? 本文設計的接口電路原理如圖1所示。

　　在本電路中，ISPLSI1032主要完成地址譯碼、數據鎖存及讀寫控制。邏輯地址選擇通過8位的撥碼開關來完成。圖中標明的A／D、D／A、數字I／O信號分別通過信號分配電路與相應的VXI模塊相連。圖中數據線和地址線使用了工控機的數字I／O。來自導彈的不同組合的被測信號中數字信號、模擬信號以及所需D／A通道數各不相同，繼電器實現了A／D、D／A和數字通道的轉換。繼電器驅動電路采用了MC1413，該芯片集成了繼電器所需的所有外圍電路。由于部分信號超出了A／D模塊所能承受的最大電壓（±19V），所以，對圖中部分A／D通道進行四分之一分壓，并且有部分信號較小，我們把A／D中的部分通道接入程控放大器，通過ISPLSI1032內部構造的寄存器對其放大倍數進行控制。需要放大或衰減的信號分別接入上述通道。

5　VXI接口電路的設計流程

??? 設計VXI接口電路的流程如圖2所示。

　　下面對各步進行簡單的說明：
　　（1）行為分析。對設計要求進行分析，明確設計系統所需完成的邏輯功能及其性能指標，畫出系統簡易框圖，標明輸入信號、輸出信號及其必要的指標要求。
　　（2）結構設計。對系統需求進行仔細分析，確定優化方案，畫出系統流程圖，給出用硬件描述語言描述的系統算法，必要時給出系統的時序圖。
　　（3）邏輯設計。對系統的邏輯功能進行分析，求出控制算法或邏輯表達式，用軟件工具進行編譯仿真驗證其功能，并生成下載文件。
　　（4）硬件實現。在上述設計基礎之上，選擇具體的集成電路，用硬件實現電路，其中包括印制電路板的制作、元器件的焊接以及最終硬件的測試和調試。
　　（5）文件下載。將在步驟（3）中生成的下載文件下載至ISP器件。

6　VHDL（VHSIC Hardware DescriptionLanguage）實現器件內部邏輯的方法步驟

　　設計中，我們使用ispDesign EXPERT軟件，它包含了Lattice的編譯器、頂層項目管理器、設計輸入編輯器，同時還包括Lattice門級功能和實時仿真器，能夠對原理圖、VHDL或ABEL－HDL語言進行仿真。采用自上而下的設計方法，其步驟如下：
　　（1）行為描述。對整個系統的數學模型進行描述并進行仿真以發現設計中存在的問題，看系統結構及其工作過程是否能達到系統的設計要求。
　　（2）RTL（Resistor Transistor Logic）方式描述。這一層次稱為寄存器傳輸描述（又稱數據流描述）。在行為描述的基礎上進一步抽象，導出系統的邏輯表達式。
　　（3）邏輯綜合。這一階段利用邏輯綜合工具，將RTL描述的程序轉換成用基本邏輯元件表示的文件（門級網絡表）。
　　在此過程中要進行三級仿真，即行為層次仿真、RTL層次仿真和門級層次仿真，這三級仿真貫穿系統硬件設計的全過程，以便在系統設計早期發現問題，縮短設計周期，節省人力、物力。
　　這里限于篇幅只給出本電路中控制其中三個繼電器的VHDL源代碼。

　　電路中每個繼電器的狀態由控制端口的兩個狀態控制，當狀態符合條件時繼電器的狀態發生跳變，并保持此狀態到下次跳變為止。由于block語句是并行執行，所以在程序中沒有采用process語句。

1　郭勇，肖明清，薛剛．VXI接口控制器的設計與實現．計算機自動測量與控制，2001（4）
2　侯伯亨，顧新．VHDL硬件描述語言與數字邏輯電路設計．西安：西安電子科技大學出版社，1997
3　趙不賄．在系統可編程器件與開發技術．北京：機械工業出版社，2001，6
4　黃正瑾．在系統編程技術及其應用．南京：東南大學出版社，1997，8