電信設(shè)備，服務(wù)器和數(shù)據(jù)中心的最新FPGA具有多個電源軌，需要正確排序才能安全地為這些系統(tǒng)上下供電。高可靠性DC-DC穩(wěn)壓器和FPGA電源管理的設(shè)計人員需要一種簡單的方法來安全地放電大容量電容器，以避免損壞系統(tǒng)。
FPGA電源排序
最新在生成片上系統(tǒng)FPGA的過程中，它們可以提供十個獨立的電源軌，為Vcore，存儲器總線電源，I/O控制器，以太網(wǎng)等提供電源。如圖1所示，每個電源軌由DC供電。直流轉(zhuǎn)換器可調(diào)節(jié)3.3 V，2.5 V，1.8 V，0.9 V等所需的電壓。為了給系統(tǒng)加電，遵循特定的順序以確保安全操作并避免損壞系統(tǒng)。同樣在系統(tǒng)關(guān)閉期間，電源序列的順序相反，確保在下一個電源軌關(guān)閉之前禁用每個電源軌。該指令通過電源序列發(fā)生器芯片控制，該芯片可啟用每個DC-DC穩(wěn)壓器，如圖1所示。

圖1：典型FPGA系統(tǒng)電源軌每個服務(wù)的供電。

考慮存儲在各種電源軌上的去耦電容中的電荷時會出現(xiàn)問題。例如，在0.9 V Vcore電源軌上，總?cè)ヱ铍娙菘梢栽?0到20mF的數(shù)量級，并且存儲在電容器組中的剩余電荷需要在斷電期間主動放電，在下一次電源關(guān)閉之前序列被禁用。這樣可以避免違反掉電序列并保護(hù)FPGA系統(tǒng)。因此，建議在每個DC-DC穩(wěn)壓器輸出端使用有源放電電路。
有源電容放電開關(guān)
通過了解電容器組的大小，可以采用開放式方法對RC時間常數(shù)進(jìn)行放電。一旦電壓小于充電狀態(tài)的95％（在3×RC時間常數(shù)下發(fā)生），則假設(shè)電容器放電。
這樣做的一個簡單方法是通過一個具有已知接地電阻的開關(guān)，當(dāng)需要放電時可以接通該開關(guān)。參考圖1，電源序列發(fā)生器啟用每個DC-DC穩(wěn)壓器的輸出。然后可以使用該相同的使能（EN）信號來饋送并聯(lián)連接到電容器組的開關(guān)。通過反轉(zhuǎn)使能信號來驅(qū)動開關(guān)，當(dāng)DC-DC穩(wěn)壓器的輸出被禁止時，它將使電容器放電。對于開關(guān)，首選N溝道功率MOSFET，因為它很容易從以地為參考的邏輯信號驅(qū)動。所選電路如圖2所示，Q2為N溝道功率MOSFET，Q1為P溝道MOSFET，反轉(zhuǎn)電源序列發(fā)生器的EN邏輯信號。

圖2：有源放電電路。

有源電容放電電路操作
參見圖2 - 電源序列發(fā)生器的EN輸出為DC-DC穩(wěn)壓器上的使能引腳供電以及電容器放電電路。當(dāng)邏輯“0”發(fā)出關(guān)閉信號時，P溝道MOSFET（Q1）將信號反相，然后接通N溝道MOSFET（Q2）以對電容器組放電。

放電電路假設(shè)一旦關(guān)閉信號施加，DC-DC穩(wěn)壓器就無法繼續(xù)產(chǎn)生輸出。如果在關(guān)閉命令激活后，DC-DC穩(wěn)壓器的輸出有電，則必須在放電電路激活之前引入延遲。這是為了確保放電MOSFET不會試圖吸收DC-DC穩(wěn)壓器的全部輸出電流能力。
為了從邏輯“0”信號增強N溝道功率MOSFET（Q2），P溝道MOSFET（Q1）將信號反相為5 V，以施加在Q2柵極源上。選擇P溝道MOSFET（Q1）不具有低柵極閾值電壓（VGS（th））。這是因為VGS（th）相對于溫度下降并且Q1在邏輯“1”狀態(tài)期間需要處于OFF狀態(tài)以避免Q2的錯誤接通。需要選擇適合5 V操作的最佳值以及Power Sequencer。
當(dāng)電源序列發(fā)生器輸出邏輯“1”時，DC-DC穩(wěn)壓器在ON狀態(tài)下使能，Q2必須處于OFF狀態(tài)。采用邏輯“1”輸出，最小高電平輸出電壓為4.19 V（電源序列發(fā)生器的EN引腳輸出規(guī)格），則在環(huán)境工作溫度為60°C時，Q1 VGS（th）需要大于0.9 V 。此外，Q2的柵極需要通過100kΩ的R1電阻下拉至源極電位，以避免誤導(dǎo)通。
溫度的VGS（th）變化在典型的電氣曲線中找到。 MOSFET數(shù)據(jù)表。例如，圖3中給出了來自Diodes Incorporated的ZXMP6A13F的歸一化VGS（th）與溫度的關(guān)系.ZXMP6A13F是首選器件，因為保證最小VGS（th）在室溫下為1 V，在60℃時降至約0.9 V °C。

圖3：ZXMP6A13F的溫度標(biāo)準(zhǔn)化RDS（on）和VGS（th）曲線。

當(dāng)電源序列發(fā)生器使能輸出變?yōu)檫壿嫛?”時，則存在0.270 V的最大低電平輸出，Q1需要保證通過該5 V - 0.270 V信號增強通道，以確保Q2導(dǎo)通并放電電容器組。因此，Q1需要在VGS = -4.5 V時具有導(dǎo)通狀態(tài)。
為了對電容器組放電，選擇N溝道功率MOSFET（Q2）具有導(dǎo)通電阻（RDS（開） ））適合于在10 ms內(nèi)對最大電容組放電，以確保在不到100 ms的時間內(nèi)完成10個通道的完全關(guān)閉順序。必須提供輔助電源，以在關(guān)閉電源后至少100 ms驅(qū)動關(guān)閉電路（電源序列發(fā)生器）。