我們用明確定義的樣本應用（即“工作負載”）評估高級綜合工具流程（包括相關的RTL工具）。上述應用（下一節做了簡要說明）主要是指代表設計人員通常在FPGA上實現的高強度數字信號處理應用，數據速率和計算強度均要求高。其他類型的應用產生結果會與這里給出的結果可能會有所不同。

我們用不同方法實現這兩種應用。首先，我們將高級綜合工具與賽靈思RTL工具結合使用，在目標FPGA上實現給定的工作負載。隨后，采用傳統的RTL設計方法，或者用DSP處理器配合其相關開發工具（取決于具體的工作負載），在相同的FPGA上實現相同的工作負載。這樣，我們就能比較出采用不同工具與芯片組合實現的應用的結果質量與生產力。

評估工作負載

我們用于評估目的的兩個應用是BDTI Optical Flow Workload和BDTI DQPSK Receiver Workload。

“光流法”這個術語是指一種分析場景中對象運動和對象特性（如邊緣）的視頻處理算法。BDTI Optical Flow Workload操作720p分辨率（1,280 x720逐行掃描）的輸入視頻序列并生成一系列雙維矩陣，確定序列中的水平及垂直運動。在設計工作負載時，我們集成了動態數據依賴性決策和陣列索引，從而確保為工具提供嚴格的測試。

BDTI Optical Flow Workload涉及兩個操作點，每個操作點都使用相同的算法，但針對不同的標準優化。操作點1是固定工作負載，定義為每秒60幀的720p分辨率處理視頻。操作點1的目的就是最大限度的減少實現指定分辨率所需的資源利用率（資源利用率指的是實現工作負載所需資源占可用處理引擎資源的比例）。

與此同時，操作點2的目的則是用所有可用資源來最大限度地提高吞吐量（以每秒幀數為單位）。

第二個工作負載BDTI DQPSK Receiver Workload為無線通信接收器基帶應用，其中包含許多無線收發器中的傳統通信模塊。這是一種固定工作負載，只有一個單一操作點來處理輸入流，輸入流為復數調制數據，速率為每秒1875萬次采樣，接收器鏈的時鐘速率為75 MHz。接收器可生成每秒4.6875 M比特的解調輸出比特流。該工作負載的目的是最大限度地減少實現指定吞吐量所需的FPGA資源的使用。

對不同工作負載而言，存儲器的使用與存儲器的帶寬要求差異較大。BDTI DSPSK Receiver Workload只需使用最小的存儲器（因此無需外部存儲芯片），而BDTI Optical Flow Workload則需要存儲四個視頻幀（每幀1,280 x720像素）的歷史記錄，因此需要外部存儲芯片來配合Spartan-3A DSP FPGA。Optical Flow Workload操作點1需要單一外部存儲芯片與接口（帶寬約為每秒450 MB），而Optical Flow Workload操作點2通常需要兩個外部存儲芯片與接口，其帶寬之和約為每秒1.4GB。

就BDTI Optical Flow Workload而言，在典型的FPGA實現中，操作點1每個時鐘循環處理一個像素，而操作點2每個時鐘循環則處理兩個像素。BDTI DQPSK Receiver Workload實現每四個時鐘循環處理一個輸入樣品。

度量指標和平臺介紹

此前，雖然用手寫RTL代碼在FPGA上實現的較高要求應用通常能實現更優異的質量（即性能和效率較
高），但工作效率不高；而用DSP處理器實現的應用工作效率雖高，但結果質量差強人意。面向FPGA的高級綜合工具旨在提供二者相結合后的最佳水平，既提供較高質量，又實現較高效率。因此，我們在評估中考慮了兩組度量指標：結果質量和可用性。

結果質量度量指標用于評估工作負載實現的性能和資源使用情況。BDTI Optical Flow Workload提供HLSTXilinx流程和DSP處理器流程的結果質量度量指標。BDTI DQPSK Receiver Workload提供HLST-Xilinx流程以及賽靈思根據典型業界設計實踐采用手寫RTL設計的傳統FPGA實現方案的結果流程，其中包括在適當的時候使用賽靈思CORE GeneratorTM知識產權模塊。

可用性度量指標用于評估

HLSTXilinx設計方案的工作效率和易用程度，并以我們實現BDTI Optical Flow Workload 的情況為參考依據。這些度
量指標將面向FPGA的HLST和賽靈思工具流相對于使用DSP處理器及其相關軟件開發工具鏈的工作效率和易用性進行比較。我們根據工具使用的九個方面量化評估可用性度量指標，其中包括直接體驗、易用性、工具功能完整性、整體設計方法的效率以及文檔與支持質量等。

就本次評估而言， 目標FPGA為賽靈思Spar tan-3A DSP 3400（XC3SD3400A）；就BDTI Optical F l o w Wo r k l o a d而言， 賽靈思XtremeDSP Video Starter Kit—Spartan-3A DSP Edition為目標平臺。我們使用了賽靈思RTL工具，包括ISE和EDK工具套件（版本 10.1.03，lin64）以及高級綜合工具等。

本項目中的目標DSP處理器為德州儀器的TMS320DM6437。這款面向視頻的處理器采用600-MHz TMS320C64x+ DSP內核以及視頻硬件加速器（硬件加速器不適用于BDTI Optical Flow Workload，因此我們并未使用）。評估中采用了德州儀器的DM6437 Digital Video Development Environment作為目標平臺，并采用了德州儀器的Code Composer Studio工具套件（版本為V3.3.82.13，Code Generation Tools版本為 6.1.9）。

實現與認證進程

我們將兩個工作負載的實現工作分配給兩個芯片，并根據使用的芯片和工具鏈來選擇采用賽靈思和BDTI不同的高級綜合工具廠商。HLST廠商使用其自有工具以及賽靈思的工具實現兩個工作負載，并將性能和資源使用結果提交給BDTI進行驗證與認證。我們通過經認證的結果生成了本文的結果質量度量指標。

與此同時，我們的工程師接受了HLST廠商的培訓，并分別用高級綜合工具和賽靈思工具獨立實現了BDTI Optical Flow Workload的某些部分。

這一過程為BDTI提供了工具鏈易用性及其生成結果質量的第一手信息。我們還在DSP處理器上實現了BDTI Optical Flow Workload，而賽靈思則實現手寫RTL FPGA版的BDTI DQPSK Receiver Workload（隨后也經BDTI驗證與認證）。

結果質量：性能和效率如圖1所示，用高級綜合工具為BDTI Optical Flow Workload創建的FPGA實現方案的性能比 DSP處理器實現方案高出約40倍。我們再分析一下芯片成本，圖2所示的是相應的性價比優勢，FPGA實現方案大約有30倍的優勢。顯然，配合高級綜合工具使用的FPGA能為某些類型的應用提供出色的性價比優勢（更多詳細結果請參見 。）

?

?

圖 1——使用HLST的Spartan-3A DSP FPGA在BDTI Optical Flow Workload視頻應用上以720p的分辨率獲
得了每秒195幀的成績，而同樣情況下C64x+ DSP處理器的成績僅為5.1幀每秒。

?

?

圖 2——Spartan-3A DSP FPGA上使用HLST的BDTI Optical Flow Workload (720p) 性價比優于600-MHz TI
C64x+架構的DSP。

我們還就BDTI DQPSK Receiver Workload對基于HLST的FPGA實現方案與采用手寫RTL實現相同工作負載的效率進行了評估。我們再次發現，HLST的表現非常出色。如表1所示，AutoPilot和PICO都能生成效率（即資源使用情況）相當于手寫RTL代碼的RTL代碼。HLST和手寫RTL的效率結果相當并非偶然；我們在評估工作開始時就為AutoESL和Synfora提供了手寫RTL實現方案的資源使用示意圖，這兩家公司可能用該圖作為其優化實現方案的目標（不過我們也應當注意，這種信息并非是高效使用高級綜合工具所必需的，而且HLST廠商并未獲得RTL設計方案）。
我們還采訪了使用 AutoESL 和
Synfora 高級綜合工具的設計人員，他
們確認了資源使用情況的真實性。事實