仿真中的時序是按照單片機的時序，從仿真結果中看出FPGA與單片機能按預定時序交換數據。圖4所示為通信模塊中部分信號的功能仿真結果。

4．3．2 鍵盤掃描及顯示

(1)鍵盤掃描
在鍵盤中按鍵數量較多時，為了減少I／O口的占用，通常將按鍵排列成矩陣形式，矩陣式鍵盤掃描及顯示都采用單片機來完成，這是因為單片機可以極方便的對矩陣式鍵盤進行掃描控制。如果使用鍵盤顯示專用芯片，那將使控制變得更加簡單。但是，即使采用矩陣式鍵盤，掃描時仍然要占用大量的1／O資源，這對于I／O資源很有限的單片機來說，將會使編程變得很困難。對于本調諧系統來說，單片機需要完成于上位機的通信、元件數據采集、數據存儲等多項工作，I／O資源已經很緊張。因此，本系統用FPGA進行鍵盤掃描及顯示。一方面可以充分利用FPGAI／O資源豐富的優勢，另一方面FPGA的穩定性也能保證輸入顯示工作的準確無誤。

(2)數碼管顯示
本模塊中的顯示采用動態掃描顯示。顯示位碼與寄存器acc中的數具有一一對應關系，對應關系由狀態掃描信號k來連接。信號k有5個狀態，對應5位顯示位碼。顯示部分的最后是7段譯碼，本系統只需顯示數據，因此只對1O個數字進行譯碼。

4．3．3 測頻模塊
為了保證測試的精度，一般對低頻信號采用測周期法，對高頻信號采用測頻法。本調諧系統所需測量的頻率范圍是：3．9MHz一26．1MHz，適合用測頻法，而且誤差不大。

根據系統的要求，測頻計需要對單位時間內的信號脈沖進行計數，從而測量出信號的頻率。首先要產生一個計數允許信號，即時基信號，時基信號的寬度為單位時間，例如1s或lOOms。在時基信號有效的時間內對被測信號計數，即為信號頻率。測量過程結束，需要鎖存計數值或留出一段時間顯示測量值，下一次測量前，應該對計數器清零。如圖5所示：

測頻計由控制器、分頻器、計數器、鎖存器4部分組成。控制器發出相應的控制信號，完成計數值的鎖存和計數器的清零。分頻器將標頻信號分成一系列較低頻率信號，其中一個作為測量的時基信號，該系統的分頻器由專門的分頻模塊完成。計數器的作用是對一個時基信號中的被測信號脈沖數進行計數，計數結果即為被測頻率對所選用時基的相對值。鎖存器用來鎖存計數結果，以便其它模塊調用。

為了便于處理，系統采用頻率為1Hz的信號作為時基信號。圖6為測頻計工作時的時序。其中testf為被測信號，clock_ls為時基信號，enable為計數使能信號，為高時有效，lock為鎖存信號，脈沖上升沿工作，clear為清零信號，為低時清零。

?

計數使能信號enable是時基信號的二分頻信號，在enable為高的半個周期里，剛好可以計完一個時基信號周期。lock信號是enable信號的取反，在上升沿將恰好計完的計數值鎖存。Clear信號是在clock_ ls信號和enable信號同時為低時置低，其它情況都為高。

通過功能仿真發現，當被測信號換頻時，會出現一個小于被測頻率的計數值，2個周期后計數值正常顯示，這與實際情況完全相同。這是因為在換頻時，計數使能信號已經有效，這就會少計數一段時間，導致計數值小于實際值。當正常計數后，計數值會因為小數問題有微小的波動，但很快趨于正常。見圖7

4．3．4 電機控制
通過單片機采集的調諧元件實際位置，與EEPROM中保存的此調諧元件的最佳工作位置(理論值)相比較。如果不等，按其差值的大小和極性來控制步進電機的轉速和方向，直至二者的差值為零，即可達到調諧的目的。此模塊就是理論值和實際值相比較，輸出值用于控制電機的正、反轉及轉速的快慢。當位置預置值大于實際位置值，控制電機正／反轉單元將發出指令控制電機正轉；當位置預置值小于實際位置值，控制電機正／反轉單元控制電機反轉；當位置預置值等于實際位置值，執行電機不轉；該模塊還可控制電機的轉速，理論值和實際值最高8位不等時，這表明兩者差值較大，控制電機以最快速度轉動；當最高8位相等而次高4位(D4一D7)不等時，控制電機以次快速度轉動；當高l2位相等而D2一D3不等時，控制電機以較慢速度轉動；當最低2位(DO—D1)不等時，控制電機以最慢速度轉動。這樣設計可以使每次換頻時的調諧時間基本一致，而且保證了自動調諧的精度。