隨著測(cè)控技術(shù)的發(fā)展，由多單片機(jī)構(gòu)成的測(cè)量控制網(wǎng)絡(luò)在測(cè)控領(lǐng)域的應(yīng)用越來(lái)越廣泛。單片機(jī)之間的數(shù)據(jù)交換通常采用串行通信方式，連接方式多采用總線(xiàn)拓?fù)浣Y(jié)構(gòu)[13]。該結(jié)構(gòu)中單片機(jī)通過(guò)一組數(shù)據(jù)線(xiàn)相連接，所有單片機(jī)共用一組數(shù)據(jù)線(xiàn)；通信時(shí)要對(duì)從單片機(jī)進(jìn)行編址，主單片機(jī)通過(guò)不同的地址來(lái)訪(fǎng)問(wèn)從單片機(jī)。由于只有一組數(shù)據(jù)線(xiàn)，那么在同一時(shí)間內(nèi)，主單片機(jī)只能和一個(gè)單片機(jī)進(jìn)行通信。如果要訪(fǎng)問(wèn)一遍從單片機(jī)，那么主單片機(jī)要首先發(fā)送某一個(gè)從單片機(jī)的訪(fǎng)問(wèn)命令，等其應(yīng)答后才能訪(fǎng)問(wèn)下一個(gè)從單片機(jī)。這樣就浪費(fèi)了大量的時(shí)間，降低了測(cè)控系統(tǒng)的工作效率。在某些監(jiān)督計(jì)算機(jī)控制系統(tǒng)（SCC）和集散型控制系統(tǒng)（DCS）中[4]，主單片機(jī)經(jīng)常需要同時(shí)訪(fǎng)問(wèn)從單片機(jī)，要求從單片機(jī)能同時(shí)響應(yīng)主單片機(jī)的訪(fǎng)問(wèn)命令，此時(shí)拓?fù)湫涂偩€(xiàn)結(jié)構(gòu)就不能滿(mǎn)足要求。

隨著電子技術(shù)和EDA技術(shù)的發(fā)展，FPGA技術(shù)以其獨(dú)有的優(yōu)勢(shì)，在電子設(shè)計(jì)領(lǐng)域得到越來(lái)越廣泛的應(yīng)用。FPGA具有集成度高、體積小和功耗低等優(yōu)點(diǎn)，而且還具有用戶(hù)可編程能力。采用FPGA器件可以大大縮短開(kāi)發(fā)周期，減少資金投入，實(shí)現(xiàn)片上可編程系統(tǒng)（SOPC）的設(shè)計(jì)。同時(shí)，測(cè)控系統(tǒng)中使用串行擴(kuò)展通信的趨勢(shì)越來(lái)越突出，但是傳統(tǒng)總線(xiàn)拓?fù)浣Y(jié)構(gòu)較低的響應(yīng)效率已經(jīng)不能滿(mǎn)足復(fù)雜系統(tǒng)的要求。本文的主要目的是基于FPGA設(shè)計(jì)一個(gè)集成16個(gè)簡(jiǎn)單UART（通用異步接收發(fā)送設(shè)備）的模塊，該模塊采用VHDL語(yǔ)言描述。主單片機(jī)通過(guò)并口與FPGA相連，F(xiàn)PGA通過(guò)16個(gè)UART分別與16個(gè)從單片機(jī)相連，實(shí)現(xiàn)單片機(jī)串行通信網(wǎng)絡(luò)系統(tǒng)。

1 系統(tǒng)硬件總體設(shè)計(jì)

系統(tǒng)設(shè)計(jì)要求主單片機(jī)能同時(shí)控制從單片機(jī)，并且能同時(shí)采集從單片機(jī)上傳的信息，進(jìn)行判斷并傳送給上位機(jī)。主單片機(jī)功能主要有：
① 與上位機(jī)通信，接收上位機(jī)命令并解析；
② 根據(jù)上位機(jī)命令，向下控制從單片機(jī)；
③ 監(jiān)測(cè)從單片機(jī)中上傳的各種指標(biāo)是否符合要求；
④ 提供告警顯示。

FPGA完成主單片機(jī)命令的解復(fù)接和從單片機(jī)上傳信息的復(fù)接。從單片機(jī)主要功能為接收主單片機(jī)通過(guò)FPGA下發(fā)的命令，完成對(duì)設(shè)備的控制并上傳設(shè)備狀態(tài)，如圖1所示。

圖1 單片機(jī)多機(jī)通信原理示意圖

本設(shè)計(jì)中使用的單片機(jī)為Cygnal公司的C8051F系列單片機(jī)，F(xiàn)PGA為Xilinx公司的XC3S100E。C8051F系列單片機(jī)是Cygnal公司開(kāi)發(fā)的高端單片機(jī)，指令與8051兼容，最高具有25 MIPS的處理能力，同時(shí)集成了ADC、DAC、可編程放大器、電壓比較器、傳感器等豐富的外設(shè)，非常適合應(yīng)用于測(cè)控領(lǐng)域。C8051F系列單片機(jī)還具有JTAG接口，方便用戶(hù)在線(xiàn)調(diào)試，極大節(jié)省了用戶(hù)的開(kāi)發(fā)時(shí)間。

2 系統(tǒng)實(shí)現(xiàn)

2.1 主單片機(jī)單元設(shè)計(jì)

主單片機(jī)采用C8051F020單片機(jī)，該單片機(jī)提供2個(gè)串口、1個(gè)I2C接口（SMBus），提供P0~P3或P4~P7的并口。本設(shè)計(jì)中，設(shè)置特殊功能寄存器EMI0CF=0x27，使外部存儲(chǔ)器接口工作在地址/數(shù)據(jù)復(fù)用方式，選擇高端口P4~P7。設(shè)置特殊功能寄存器XBR0=0x15，將串口UART0和SMBus映射到P0端口。

C8051F020將FPGA視為外部存儲(chǔ)器，通過(guò)并口P4~P7進(jìn)行訪(fǎng)問(wèn)。C8051F020通過(guò)SMBus接口連接串行EEPROM，將系統(tǒng)信息實(shí)時(shí)寫(xiě)入EEPROM，在系統(tǒng)突然掉電后上電時(shí)讀取EEPROM內(nèi)的數(shù)據(jù)，完成系統(tǒng)掉電保護(hù)功能。主單片機(jī)連續(xù)不停地分析從單片機(jī)上傳的指令，判斷設(shè)備的狀態(tài)并給出告警顯示，同時(shí)存入內(nèi)部緩沖區(qū)等待上位機(jī)查詢(xún)。

C8051F020提供串口和網(wǎng)口2種方式與上位機(jī)通信，兩個(gè)接口不能同時(shí)使用。網(wǎng)絡(luò)通信采用網(wǎng)口串口轉(zhuǎn)換模塊實(shí)現(xiàn)，網(wǎng)口和串口通過(guò)組合邏輯電路連接到C8051F020的UART0，如圖2所示，實(shí)現(xiàn)系統(tǒng)的本地監(jiān)控和遠(yuǎn)程監(jiān)控功能。

圖2 主單片機(jī)串口和網(wǎng)口連接示意圖

2.2 FPGA單元設(shè)計(jì)

FPGA的設(shè)計(jì)是通信網(wǎng)絡(luò)的核心部分。依據(jù)功能要求，F(xiàn)PGA內(nèi)部劃分成四大功能模塊：SRAM控制器、發(fā)送數(shù)據(jù)緩沖模塊、16個(gè)UART模塊、接收數(shù)據(jù)緩沖模塊。發(fā)送數(shù)據(jù)緩沖模塊劃分成16個(gè)RAM區(qū)，每個(gè)RAM區(qū)分別連接1個(gè)UART，當(dāng)發(fā)送緩沖模塊接收到主單片機(jī)下發(fā)的控制數(shù)據(jù)后，啟動(dòng)UART將數(shù)據(jù)發(fā)送至從單片機(jī)。接收緩沖區(qū)同樣分為16個(gè)RAM區(qū)，發(fā)送控制數(shù)據(jù)后，UART周期性地向從單片機(jī)發(fā)送狀態(tài)查詢(xún)命令，從單片機(jī)將最新?tīng)顟B(tài)發(fā)送至UART模塊，UART模塊將數(shù)據(jù)存入接收緩沖模塊相應(yīng)的RAM區(qū)。如圖3所示。

?

圖3 FPGA內(nèi)部功能模塊示意圖

FPGA內(nèi)部共有16對(duì)讀/寫(xiě)和數(shù)據(jù)總線(xiàn)，分別連接UART和相應(yīng)的發(fā)送緩沖區(qū)RAM及接收緩沖區(qū)RAM。

FPGA內(nèi)部模塊采用自頂向下的設(shè)計(jì)方法，將復(fù)雜系統(tǒng)劃分為簡(jiǎn)單系統(tǒng)，然后通過(guò)邏輯和接口設(shè)計(jì)實(shí)現(xiàn)各個(gè)模塊功能。SRAM控制器用于FPGA和C8051F020的接口，負(fù)責(zé)內(nèi)部RAM的讀寫(xiě)控制。UART負(fù)責(zé)接收從單片機(jī)上傳的串行信號(hào)，將其并行化后存入接收數(shù)據(jù)緩沖RAM；另外也負(fù)責(zé)將發(fā)送緩沖RAM中的數(shù)據(jù)轉(zhuǎn)換成符合RS232協(xié)議規(guī)范的串行信號(hào)發(fā)送給從單片機(jī)。SRAM控制器和UART模塊同樣采用自頂向下的方式實(shí)現(xiàn)，關(guān)于SRAM控制器及UART的FPGA實(shí)現(xiàn)方案在參考文獻(xiàn)中有詳細(xì)的論述[56]，本文不再介紹。

FPGA內(nèi)部系統(tǒng)采用同步有限狀態(tài)機(jī)（FSM）的設(shè)計(jì)方法實(shí)現(xiàn)，F(xiàn)SM負(fù)責(zé)調(diào)配各功能模塊之間的協(xié)作。狀態(tài)機(jī)采用獨(dú)熱（onehot）編碼，使電路的可靠性和速度有顯著的提高。系統(tǒng)狀態(tài)轉(zhuǎn)移圖如圖4所示。

?

圖4 有限狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移圖

2.3 通信協(xié)議設(shè)計(jì)

主單片機(jī)和上位機(jī)的通信速率及FPGA和從單片機(jī)的通信速率均設(shè)置為38.4 Kbps，可以更精確的控制主單片機(jī)與各個(gè)從單片機(jī)之間的通信時(shí)間。通信指令由報(bào)頭、設(shè)備類(lèi)型、設(shè)備號(hào)、命令號(hào)、命令數(shù)據(jù)、校驗(yàn)等字段組成。報(bào)頭用于通知單片機(jī)開(kāi)始串行通信，設(shè)備類(lèi)型和設(shè)備號(hào)用于將指令正確傳達(dá)到相應(yīng)的設(shè)備，命令號(hào)用于通知單片機(jī)指令，命令數(shù)據(jù)用于通知單片機(jī)具體的功能，校驗(yàn)則采用CRC校驗(yàn)以保證通信的準(zhǔn)確性。寫(xiě)入控制命令號(hào)為00H，讀取命令號(hào)為01H，讀取指令命令數(shù)據(jù)為0字節(jié)。通信指令的幀格式如下：

單片機(jī)接收到控制命令后,如果接收正確,返回00H,若錯(cuò)誤則返回01H.返回幀格式為:

讀取指令沒(méi)有命令數(shù)據(jù),幀格式為:

接收后單片機(jī)返回幀格式為:

?

結(jié)語(yǔ)

本文介紹了在FPGA上集成多個(gè)UART的方法，并以此為基礎(chǔ)搭建了一個(gè)多單片機(jī)通信網(wǎng)絡(luò)。設(shè)計(jì)中采用FPGA作為串行接口擴(kuò)展器件與傳統(tǒng)器件相比具有功能靈活、擴(kuò)展性好的特點(diǎn)。通過(guò)實(shí)驗(yàn)證明，該通信網(wǎng)絡(luò)相對(duì)于傳統(tǒng)的總線(xiàn)拓?fù)渚W(wǎng)絡(luò)具有速度快、實(shí)時(shí)性好的特點(diǎn)，同時(shí)該網(wǎng)絡(luò)可以根據(jù)外設(shè)需要隨意擴(kuò)展，非常適合應(yīng)用于監(jiān)督計(jì)算機(jī)控制系統(tǒng)和集散控制網(wǎng)絡(luò)。

參考文獻(xiàn)

[1] 董加強(qiáng).提高單片機(jī)多機(jī)串行通信的一種新方法[J].電工技術(shù), 2008（6）: 5354.
[2] 陳曉英,任國(guó)強(qiáng).單片機(jī)多機(jī)通信系統(tǒng)穩(wěn)定性的研究[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用, 2001（8）: 2022.
[3] 陳壽元.單片機(jī)多機(jī)通信網(wǎng)絡(luò)改進(jìn)及數(shù)據(jù)通信容錯(cuò)技術(shù)[J].山東師范大學(xué)學(xué)報(bào), 2006（2）: 3335.
[4] 汪吉鵬.工業(yè)控制技術(shù)的應(yīng)用現(xiàn)狀和發(fā)展方向[J].濰坊學(xué)院學(xué)報(bào), 2002（2）: 4752.
[5] 劉耀,梅大成,于珍珠. QDR SRAM控制器的設(shè)計(jì)與FPGA的實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù), 2007（2）: 1113.
[6] 賈子申,李淑清,王冠雅.基于FPGA的UART控制器設(shè)計(jì)[J].電子測(cè)量技術(shù), 2008（3）: 8284.