利用賽靈思Spartan-6器件和一些外設組件輕松為學生和新手構建一款有趣的演示平臺。

我們近期打算北京理工大學開發一款數字設計教學平臺，它能展現FPGA在通信和信號處理領域的實際效用。這個平臺要直觀易用，能幫助學生了解數字設計的各個方面，同時還要便于學生針對自己獨特的系統設計進行定制。

當時我們電子工程系進就能否用FPGA的I/O引腳作為比較器或直接采用1位模數轉換器展開了一場激烈辯論。我們決定驗證一下前提條件，試圖在XRadio平臺設計中采用FPGA比較器。該平臺就是我們采用賽靈思低成本Spartan?-6 FPGA和一些常見外設組件設計而成的一個全數字FM無線電接收器。去年賽靈思大學計劃（XUP）總監Patrick Lysaght剛好來北京理工大學訪問，我們借機向其演示了這款能正常工作的無線電。這款設計的簡易性給他留下了深刻印象，他鼓勵我們在全球學術社區上分享XRadio設計經歷。

系統架構

我們幾乎完全用FPGA來構建XRadio平臺，省略了放大器或分立濾波器等傳統模擬組件的使用（如圖1所示）。首先，我們將用電線連接成的簡單耦合電路鏈接至FPGA的I/O引腳，創建出基本天線。該天線用于發射RF信號到FPGA，FPGA通過數字下變頻和頻率解調實現FM接收器的信號處理。我們隨后通過I/O引腳向耳機輸出音頻信號。我們添加機械旋轉增量解碼器來控制XRadio的調頻和音量。我們設計該系統可讓調頻和音量信息顯示在7段LED模塊上。

圖2顯示了FPGA的頂層邏輯方框圖。在這個設計中，耦合到FPGA輸入緩沖器的RF信號量化為1位數字信號。量化的信號乘以數控震蕩器（NCO）生成的本地震蕩信號，倍頻后的信號經濾波可得到正交IQ（同相正交）基帶信號。它隨后通過頻率解調器和低通濾波器從IQ信號獲得音頻數據流。

?

實現細節

我們要解決的第一大難題就是如何將天線接收到的信號耦合到FPGA。在首次試驗性設計中，我們將FPGA I/O配置為標準單端I/O，然后我們用電阻R1和R2構建分壓器，以在FPGA引腳處的VIH和VIL之間生成偏置電壓。天線接收的信號可通過耦合電容C1來驅動輸入緩沖器。由內部240MHz時鐘驅動的D觸發器的兩級負責對該信號進行采樣。觸發器輸出端獲得等間隔的1位采樣數據流。

數據流隨后進入脈寬調制（PWM）模塊，在其輸出端上生成脈沖信號。脈沖信號經過濾波，可得到驅動耳機的比例模擬值。我們將控制器模塊連接到機械旋轉增量編碼器和LED。該模塊從增量編碼器獲得脈沖信號，以調節NCO的輸出頻率以及PWM模塊控制的音頻音量。

為了測試這個電路，我們將結果饋送給另一個FPGA引腳并用頻譜分析儀進行測量，看看FPGA是否能準確接收信號。不過，它工作得并不好，因為分析器顯示Spartan-6 FPGA的輸入緩沖器有一個較小的120毫伏磁滯電壓。雖然磁滯一般來說有利于避免噪聲，但在本應用中我們并不希望有磁滯。我們必須想辦法提高信號強度。

該設計大幅降低了信噪比，這是因為1位采樣生成的噪聲量化的結果。不過4個臺在背景噪聲下仍能正常收到。因此我們能證明這樣一個理論，那就是FPGA的I/O引腳能用作比較器或XRadio中的1位模數轉換器。

為了解決這一問題，我們發現差分輸入緩沖器（IBUFDS）原語在正負終端之間靈敏度極高。我們的測試顯示低至1 mV的峰至峰差分電壓足以讓IBUFDS在0和1之間擺動。圖3顯示了所設計的輸入電路。在本實現方案中，電阻R1、R2和R3在IBUFDS的終端P和終端N處生成普通電壓。接收到的信號通過耦合電容C1饋送給終端P（sidefile:///app/ds/）。AC信號經N側的C2電容濾波后，其可用作AC基準信號。就此電路而言，FPGA將FM廣播信號成功轉換為1位數據流。

無線電能收到強度不同的大約7個FM頻道，包括103.9MHz北京交通臺。該設計大幅降低了信噪比，這是因為1位采樣生成的噪聲量化的結果。不過4個臺在背景噪聲下仍能正常收到。因此我們能證明這樣一個理論，那就是FPGA的I/O引腳能有效用作比較器或XRadio中的1位模數轉換器。