根據(jù)TFT-LCD的工作原理，采用Xilinx公司的Microblaze微處理器軟核，提出了一種基于嵌入式FPGA SOPC平臺(tái)的TFT-LCD控制器方案．并驗(yàn)證了該方案的可行性。該控制器為進(jìn)一步在嵌入式FPGA 片上系統(tǒng)進(jìn)行圖像和多媒體開發(fā)提供了一個(gè)穩(wěn)固的平臺(tái)。

　　0 引言

　　目前TFT （Thin Film Transistor，薄膜場(chǎng)效應(yīng)晶體管）液晶已經(jīng)廣泛應(yīng)用于信息顯示系統(tǒng)，但是這些系統(tǒng)運(yùn)算能力和工作效率較低，難以適應(yīng)圖像高速處理和數(shù)據(jù)傳輸?shù)男枨蟆?/p>

　　基于最新FPGA嵌入式設(shè)計(jì)方法，作者提出了一種TFT—LCD顯示控制器的設(shè)計(jì)方案，采用Xilinx公司的MicroBlaze 32位微處理器軟核，充分利用FPGA 的高速處理和片內(nèi)大容量邏輯資源，設(shè)計(jì)了一個(gè)基于FPGA可編程片上系統(tǒng)（SOPC，System On Programmable Chip）的TFT彩屏液晶顯示控制器。

　　1 系統(tǒng)主要硬件結(jié)構(gòu)介紹

　　系統(tǒng)硬件主要部分如圖1所示．在該系統(tǒng)中．Xilinx公司的Spartan-3E XC3SS00E FPGA作為主控芯片，外部存儲(chǔ)器分別采用Micron公司的32Mxl6 DDR SDRAM 芯片MT46V32M16和Intel公司的JS28F128J3D75 Strata Flash芯片。

　　系統(tǒng)采用一片基于Himax HX8347D驅(qū)動(dòng)芯片的2．4 TFT液晶顯示模塊，支持QVGA（320×240像素）顯示分辨率，該芯片內(nèi)置1 382 400 bits顯示數(shù)據(jù)GRAM，支持最高262 144色的顯示。

　　2 SOPC系統(tǒng)及TFT-LCD控制器的設(shè)計(jì)

　　SOPC系統(tǒng)“嵌入式硬件平臺(tái)”設(shè)計(jì)在Xilinx嵌入式開發(fā)套件EDK （Embedded Development Kit）軟件內(nèi)完成．利用EDK的集成開發(fā)環(huán)境XPS（Xilinx Platform Studio），生成Microblaze一 基本系統(tǒng)構(gòu)架。Microblaze處理器采用IBM Core Connect總線架構(gòu)的OPB總線（On—Chip Peripheral Bus，片上外圍總線） ：與外設(shè)相連，由于TFT—LCD控制器不是系統(tǒng)的標(biāo)準(zhǔn)預(yù)置可定制外圍設(shè)備，因此需設(shè)計(jì)一個(gè)TFT-LCD控制器IP核與OPB總線接口連接．并導(dǎo)入系統(tǒng)。

　　TFT-LCD顯示系統(tǒng)的硬件模塊如圖2所示，Microblaze微處理器軟核作為核心處理器，通過OPB總線與片內(nèi)外的終端相連，TFT-LCD控制器通過OPB總線IP接口與OPB總線相連，所有的這些模塊均在FPGA 內(nèi)實(shí)現(xiàn)，另外TFT-LCD控制器通過輸出使能信號(hào)開啟／關(guān)閉顯示模塊的背光。

　　TFT—LCD控制器IP核內(nèi)同時(shí)集成了LCD初始化模塊，這樣整個(gè)SOPC系統(tǒng)上電初始化的同時(shí)也初始化了顯示模塊，有利于快速顯示．模塊的初始化過程如圖3所示。

　　以上設(shè)計(jì)完成后，經(jīng)過綜合、布局布線無誤后生成bit文件，下載到開發(fā)板上，作為進(jìn)一步開發(fā)調(diào)試的硬件平臺(tái)使用。

　　3 軟件部分設(shè)計(jì)

　　在完成SOPC虛擬硬件平臺(tái)設(shè)計(jì)后，在SDK （Software Development Kit）集成開發(fā)環(huán)境中進(jìn)行TFT—LCD模塊控制器應(yīng)用程序的設(shè)計(jì)。

　　在導(dǎo)入自行設(shè)計(jì)的TFT-LCD IP核后，EDK會(huì)自動(dòng)生成該IP核的基本驅(qū)動(dòng)庫，將TFT-LCD控制器作為寄存器進(jìn)行各項(xiàng)操作。利用這些底層API函數(shù)，根據(jù)功能需要，作者編寫了LCD下列幾個(gè)顯示功能函數(shù)，供后續(xù)進(jìn)一步圖形顯示開發(fā)使用．部分主要函數(shù)及其功能說明如下：

　　（1）void LCD_ Cmd（Xuint32 reg）

　　功能：設(shè)置寄存器地址，在對(duì)顯示模塊傳送寄存器地址時(shí)，LCD控制器驅(qū)動(dòng)FPGA芯片向TFT顯示模塊的CS、RS、WR引腳輸出低電平，完成后再將WR引腳電平拉高。

　　（2）void LCD_Data（Xuint32 data）

　　功能：送參數(shù)到寄存器中或者送顯示數(shù)據(jù)到GRAM 中，在對(duì)顯示模塊傳送寄存器地址時(shí)。LCD控制器驅(qū)動(dòng)FPGA芯片向TFT顯示模塊的 、RS、WR引腳輸出高電平信號(hào)，完成后再將WR引腳電平下拉。

　　（3）void LCD_Reg— Set1（Xuint32 reg，Xuint32 data）

　　功能：把數(shù)據(jù)送到特定的寄存器，通過調(diào)用上面的兩個(gè)函數(shù)完成．當(dāng)RS輸出為低電平時(shí)，寫寄存器地址；當(dāng)RS輸出為高電平時(shí)，寫寄存器的設(shè)置參數(shù)。

　　（4）void LCD Pixel（Xuintl6 x，Xuintl6 Y，Xuint32 color）

　　功能：將指定顏色的像素在屏幕指定位置顯示的函數(shù)。

　　基于以上針對(duì)像素操作的函數(shù)，可以構(gòu)建任何高級(jí)功能顯示函數(shù)，如顯示字符函數(shù)void display_char（BYTE p）和顯示位圖函數(shù)void Display_Bitmap（Xuint32*pic）。

　　4 系統(tǒng)測(cè)試運(yùn)行

　　SOPC系統(tǒng)的OPB總線時(shí)鐘頻率設(shè)定為50 MHz，Microblaze片上的高速緩存設(shè)為8 kB，面板內(nèi)部顯示幀速率設(shè)為60 Hz，顯示分辨率為320×240，色彩顯示深度16 bit（65 536色）。

　　經(jīng)過對(duì)軟件程序的編譯、匯編和鏈接，生成可執(zhí)行文件，進(jìn)行在線聯(lián)機(jī)調(diào)試并調(diào)試成功后，在XPS中將軟件設(shè)計(jì)中生成的軟件鏡像同硬件設(shè)計(jì)中生成的配置文件合并，生成最終的FPGA下載配置文件，下載到芯片中上電運(yùn)行。

　　測(cè)試時(shí)，將要顯示的圖形和字符預(yù)先存儲(chǔ)在DDR SDRAM 指定的地址區(qū)間，然后將其讀出送給TFT—LCD顯示，具體的工作流程如圖4所示．測(cè)試結(jié)果表明圖形和字符結(jié)果均正常顯示，表明系統(tǒng)可以正常穩(wěn)定工作。

　　5 結(jié)束語

　　實(shí)際運(yùn)行表明，基于Xilinx SOPC系統(tǒng)的TFT—LCD除了具有良好的顯示效果外，其最大的優(yōu)點(diǎn)在于與傳統(tǒng)FPGA設(shè)計(jì)LCD控制器的方法相比，今后進(jìn)一步進(jìn)行圖形設(shè)計(jì)時(shí)只需在此基礎(chǔ)上調(diào)用當(dāng)前設(shè)計(jì)的顯示功能子函數(shù)即可進(jìn)行高層的應(yīng)用程序設(shè)計(jì)．由于使用的微處理器軟核、系統(tǒng)高速外圍總線和控制器IP都是在整個(gè)FPGA芯片上實(shí)現(xiàn)，因此整個(gè)系統(tǒng)的速度和穩(wěn)定性有了很大提高，系統(tǒng)使用的大容量DDR SDRAM 可以進(jìn)行大量數(shù)據(jù)的存儲(chǔ)和處理，為今后在此平臺(tái)上進(jìn)一步進(jìn)行多媒體開發(fā)提供了良好而又堅(jiān)實(shí)的基礎(chǔ)。