隨著 5G 通信市場初現端倪，無線設備制造商轉向使用基于賽靈思 FPGA的仿真系統。

正當無線運營商為提高盈利水平而爭先恐后向消費者提供新業務、新設備，增加帶寬和業務方案之際，基礎設施企業也在競相把構成新一代無線通信基礎的 5G 設備投入實用。為將這種 5G 無線基礎設施變為現實，近期被國家儀器收購的 BEEcube 公司利用靈思 FPGA 和 Zynq?-7000 All Programmable SoC 為 5G 設備制造商提供新的仿真系統和移動手持終端仿真器。BEE7 及 nanoBEE 正在提升設計團隊的創新力和生產力，這樣他們就能領先競爭對手把 5G 技術投放市場。

在詳細介紹 BEEcube 基于 FPGA的新款產品之前，我們先簡單介紹一下無線通信行業對 5G 市場的愿景和該市場面臨的技術挑戰。

5G 愿景
構建無線行業未來的關鍵部分就是 5G 無線網絡的大規模部署。5G 的首要目標旨在支持千倍容量增長，支撐至少 1000 億臺設備的連接需求，為單個用戶提供 10Gbps 數據速率。此外, 這些新網絡能夠在人、機器和設備之間提供大規模低時延連接。5G網絡有望從 2020 年開始部署。通過演進 LTE 和 Wi-Fi 等現有無線射頻接入技術，并結合全新技術可打造出5G 無線接入技術。

雖然業內已設定 5G 的最終目標，但究竟如何實現這些目標是一個需要投入數十億美元才能解決的問題。世界各地的眾多企業都正在開發 5G 基礎設施設備以及通過 5G 進行通信的大量先進設備。

5G 的詳細技術方案雖然尚未確定，但有幾件事是很明確的。未來的無線系統將利用通過大規模 MIMO 提供的空間分集，以及波束成形和相關技術，更高效地發揮現有帶寬的作用。新分配的頻譜將專門用于蜂窩通信，增大整體信道容量。通過載波聚合技術和新頻帶，將實現更高的用戶吞吐量。城市蜂窩站點的密度將增大，同時功耗要求將降低，給定區域的頻譜利用率也將顯著提高。核心網絡將增加云在數據和控制方面的用途。

由于 5G 標準尚未制定，如果企業能使用擁有海量 I/O 且計算功能強大的FPGA 平臺來演示正常運行的“無線”系統，將有助于讓其思路和規格為國際標準組織所采用。這些平臺能實現快速原型設計，便于在現場使用真實數據測試算法并連續運行數天或數周。

理想的無線基礎設施原型設計平臺
沒有單個平臺能夠滿足對 5G 原型設計的全部要求。但已經能夠明確關鍵要求。

數據吞吐量提升 1,000 倍會給所有 5G 通信硬件帶來壓力。所有原型平臺的容量密度必須能夠擴展到數十TBps，接入數百條光纖，并支持數十GS 的 RF 模擬數據。

實現大規模 MIMO 中使用的眾多天線與扇區上的高階調制方案所需的DSP 處理能力極高。需要數萬個乘法累加器(MAC) 單元。

隨著新型通信系統日趨復雜，除最大型 OEM 廠商外，不是所有的OEM 廠商都能保有其全部 IP。擁有包括大規模 MIMO、CPRI、多波形和LTE-Advanced 協議棧在內的豐富IP 集可以顯著加速開發進程（見側邊欄）。

全球各地的運營商都在努力把盡量多的處理推送到云端。這一努力可充分利用數據中心的規模效益，而且通過這樣做，可以降低每次調用的處理成本。高效連接至云端需要 10GE、40GE 或 PCIe? 接口。

編程模型必須支持現有的主要C 語言、C 語言轉邏輯門、VHDL、Verilog 設計流程和各種高級建模環境（LabVIEW 和 MATLAB?/Simulink? 屬于兩種最常見的）。

在時鐘方面，為了保持高信息密度的寬帶無線信號的完整性，該硬件必須能夠從 CPRI 或同步以太網提取嵌入式時鐘，同時還能夠清除時鐘，并在高達 6GHZ 的 ADC 采樣頻率下使設備的機架保持時鐘抖動低于 300fs。

為應對這些挑戰，BEEcube 已開發出一個名為 BEE7 的功能強勁的新型仿真平臺。該平臺可充分發揮賽靈思 Virtex?-7 FPGA 的業界一流特性。

BEE7 平臺架構
BEE7 平臺是 BEEcube 全新設計的，用來滿足上述新一代通信系統要求的高端架構。下面我們將詳細介紹BEE7，并了解如何用一個平臺解決5G 原型設計問題。

在開發高級無線原型設計架構時，您所面臨的一個最大挑戰就是連接。需要快速高效傳輸的數據量極為龐大。BEE7 原型設計系統的核心是賽靈思 XC7VX690T。該器件將 80 個串行收發器和 3,600 個 DSP Slice 結合在一起，讓 690T 成為高級無線應用的世界一流引擎（對原型和對早期現場試用均是如此）。

圖 1 是BEE7 刀片。注意：ATCA板型通常用于電信行業。這樣便于把BEE7 用于現有的基站箱中，供現場試用。四個 690T FPGA 采用圖 2 所示的方式連接。四個 FMC 插槽把每個 FPGA 都連接到一個高性能模擬卡上，支持 5.6Gsps 的采樣率。總容量為 64GB 的 DDR3 存儲器既可用來采集數據，也能用作廣播數據的緩沖器。該存儲器在原型設計的初期階段極為有用。設計團隊可使用國家儀器的 LabVIEW 或 The Mathworks 的MATLAB 來創建仿真向量，然后將它們下載到系統存儲器中以供回放，或是對采集的數據進行詳細分析。

?

圖 1：ATCA 機架上的 BEE7 刀片，用于要求最嚴苛的 5G 無線應用（包括 C-RAN、大規模 MIMO 和毫米波）的原型設計和現場測試。

690T 器件中串行收發器的額定傳輸速率為 13.1Gbps。電信中使用的許多標準都以 10Gpbs 為中心，比如 10千兆位以太網和 CPRI（接口速率：8），這也是我們在 BEE7 中使用的性能指標。這樣每個 FPGA 都能提供 800Gbps的連接速率，具體分配如圖 2 所示。

?

圖 2：本 BEE7 互聯架構圖顯示了 10Gbps 通道的數量。每 FPGA 總串行收發器連接速率為 800Gbps。

下面我們介紹 BEE7 原型設計環境的具體方面和設計過程中需要做出的部分利弊權衡和設計決策。

點對點連接
BEE7 架構的目標之一是提供盡可能低的數據流時延和有保證的流吞吐量。使用共享總線架構根本無法實現這些目標，因為總線上的不同客戶會在任何給定時間連接到總線上，增大時延，并干擾其他用戶使用的真正流環境。因此，BEE7 使用點對點連接模型來取而代之。

高速串行解串器是 BEE7 環境中數據傳輸的骨干。通過精心調試 PCB走線寬度、介電材料厚度、通孔布局和尺寸，可提供點對點 100 歐姆傳輸線，從而確保最佳性能和信號完整性。在許多情況下，高性能走線埋設在內層板中，以降低 EMI 輻射，同時更容易通過 CE 認證或 FCC 審批。

從 BEE7 刀片到其他設備（包括其他 BEE7 刀片）的連接可分為三個類別：短于三米、超過 300 米和居于其間。

對短于三米的鏈接，可以使用銅纜連接，而且這肯定是成本最低的替代方案。使用 SFP+ 或 QSFP 連接器加上短跳線電纜，就可以在 BEE7 環境中使用，而且推薦用一個設備機架中的刀片對刀片通信。對長至 300 米的較長距離，短距光通信可提供性價比最高的替代方案。BEE7 內置有短距光學模塊。圖 2 所示的是每個 FPGA有 12 條串行解串器通道連接到模塊間光收發器(iMOT)。這些接口都布置在BEE7 刀片的正面，用于通過通用公共無線接口(CPRI) 直接與旁邊的遠端射頻單元(RRH) 相連。

較長距離則需要特殊的長距光收發器。這種收發器無需使用中繼器即可傳輸長達 40 公里的距離。這些收發器可以方便地插入后端轉換模塊(RTM) 的 SFP+ 和 QSFP 連接器中，用于距離 BEE7 超過 300 米的 RRH。

從 RTM 到 BEE7 ATCA 刀片的總連接速率為 640Gbps ；從前端 iMOT連接器到 BEE7 ATCA 刀片的總連接速率為 480Gbps。如果不需要模擬 I/O，使用合適的 FMC 卡就可額外提供320Gbps。

在設計串行解串器時通常遇到的挑戰包括如何解決延遲、校準和計時等問題。BEEcube 的 BPS 軟件能夠在啟動時進行自動校準，且抽象掉串行解串器的大部分底層細節。這樣設計BEEcube 中的串行解串器相對簡單直觀，因為每個多千兆位收發器(MGT)的延遲特性均類似 FIFO。

計時問題
在分布式系統中，如果讓時鐘和數據分開傳輸，將很難進行長距離傳輸。CPRI 等標準是無線領域中從遠程射頻單元向基帶處理單元傳輸數據的規范?；謴偷那度胧綍r鐘（例如在CPRI 中）一般具有低劣的相噪特性。BEE7 基于 PLL 的特殊電路能將這種相噪降至 300fs 以下。這些時鐘相乘即可生成 GHz 級采樣時鐘，同時將相噪保持在 300fs 以下。

靈活的時鐘可分配給模擬 FMC 卡（對采樣時鐘最為關鍵）和 FPGA。

RF 考量因素
高達 6GHz 的直接 RF 采樣和綜合長期以來一直是軟件定義無線的發展目標，但直到最近高速 DAC和 ADC 的問世，它們才得以現實。BEEcube 已經開發出一個模塊架構，可通過連接到主板的 FMC 卡支持高性能模擬接口。

目前采樣速率高達 5.6Gsps 的模塊現已開始供貨，利用該模塊可直接綜合 2GHz 頻譜或對其數字化并在該模塊和 FPGA 主板間往返傳輸，以滿足調制/ 解調及其它處理要求。該模擬FMC 卡支持第一和第二奈奎斯特域，因此用戶可以核驗低于 2GHz 的整個頻譜，或是更高頻率范圍內的 2GHz頻譜塊。

高速 DAC 和 ADC 極難有效地集成到現實系統中。它們采用交錯布局以實現最高性能，同時要求極為穩定的時鐘，時鐘抖動應低于 500fs。在使用 307.2MHz 基準時鐘的情況下，當測得的相噪分布在 100Hz 到 10MHz 范圍內時，BEE7 平臺提供的典型時鐘抖動不足 300fs。這些 DAC 和 ADC 也需要特殊的訓練序列，在向高速器件推送數據或從高速器件拉取數據時，需要把數據選通信號的相位設置為最大數據完整性。BEEcube 的平臺能在開發板第一次啟動時完成所有的訓練序列。因此開發人員無需關注這些底層細節，從而實現“開箱即用”操作。

設計流程和IP
C/C++、MATLAB、VHDL、Verilog、LabVIEW 和 Simulink 在新一代 5G 設計的開發中均發揮一定的作用。BEEcube 平臺一直具有設計工具
無關性，便于設計人員使用自己偏好的任何設計流程。當所有基礎問題都從工具流角度入手解決時，重點迅速轉向IP。

BEEcube 為構建高性能通信設計提供眾多必要的底層接口。在賽靈思支持 CRPI 和 PCIe 的同時，BEEcube提供 10Gb 和 1Gb 以太網內核，并結合用于實現 FPGA 間內部通信的賽靈思 Aurora 內核同步版。此外，提供到板載 DDR 存儲器的接口以及標準FIFO 和 Block RAM 接口。

高級 IP 模塊是加快設計流程的有力途徑。側邊欄對此進行了詳細探討。

NANOBEE--用戶設備解決方案
BEE7 可提供基礎設施解決方案所需的大規模連接和 DSP 處理能力。有沒有一種工具可以仿真手持終端，或行業術語說的用戶設備(UE)？手持終端需要適中的 DSP 處理能力和互聯，很有可能在移動測試中使用電池運行，擁有高度集成的 MAC 并內置較高層協議處理能力。

5G 用戶設備的物理層必須高度靈活，對任何典型的處理器架構而言都極具挑戰性，但對 Zynq 7100 器件中的2,020 個 DSP Slice 來說，實現物理層非常簡單直觀。在 Zynq 7100 SoC 中實現 10Gbps 的用戶設備連接也比較簡單直觀。

Zynq 系列中的兩個 A9 ARM? 內核使其理想適用于用戶設備仿真器。這兩個內核可實現 MAC 和較高的協議層。大部分現有移動電話都使用ARM處理器，因此企業能夠把大量現有的代碼庫重復用于較高層處理。ARM 內核和可編程架構的緊密集成，可保持低時延并提升性能。將Zynq SoC 及其他 nanoBEE 硬件的功耗保持在 5w 以下，這意味著您可以用電池組為產品供電，對測試用戶設備仿真器來說絕對是利好。

nanoBEE 使用相同的功率放大器、同向雙工器、輸入濾波器和其他信號鏈元件來提供能在大多數 LTE-A頻帶上以及在無許可的 2.4GH 和 5GHz頻帶上工作，同時符合 3GPP 協議標準的用戶設備仿真器。

圖 3 所示的 nanoBEE 從概念到產品推出，總共用時不到 18 個月。

圖 3：nanoBEE 是設計用于加快新一代無線產品開發進程的終端仿真系統。

展望五年之后
眾多 5G 技術挑戰賽正在如火如荼進行中。我們距離商用還有五年時間，但隨著標準逐漸固定，許多企業需要對這些新興算法和應用進行原型設計。將賽靈思 FPGA 和 Zynq SoC器件與 BEEtube 等公司提供的商用5G 原型設計平臺相結合，相比采用定制原型設計平臺進行開發，可節省大量開發時間。這些工具便于系統架構師和設計人員集中精力尋找最佳架構與算法，而不是把精力放在設計平臺的架構設計工作上。這些工具也便于電信運營商加快早期試用，獲得對新系統、算法和網絡架構的經驗。

根據我們對 2020 年 5G 廣泛部署的展望，很有可能大多數 OEM 廠商屆時會銷售基于賽靈思 FPGA 和 All Programmable SoC 的生產設備。5G 物理層的硬件復雜性很難保證 ASIC 實現方案不存在硬件缺陷，能足夠靈活地滿足不斷發展變化的標準。讓硬件“軟化”是最聰明的 OEM 廠商的明智選擇。

如需進一步了解 BEEcube 的解決方案（和其母公司國家儀器的解決方案），歡迎參加 8 月 3 日到 6 日在德州奧斯汀舉辦的國家儀器周活動： 。

IP ：加速 5G 開發之路
5G 無線標準化進程蜿蜒曲折，任何想要全新開發 5G 的企業都需要投入大量資金。企業可以與已經擁有豐富的必備IP 的廠商合作，以加速 5G 開發工作。

什么類型的 IP 可以加快這方面的工作呢？在最基本的層面，10GE、CPRI 和 DDR 等 IP 是任何高性能無線系統不可或缺的。沿這個鏈條往上，任何 5G 系統必須支持傳統 LTE-A 系統，估計基本的 LTE-A 協議棧仍然是必不可少的。隨后是針對不同 5G 研究領域的 IP，包括空中接口波形、大規模MIMO、毫米波和 C-RAN。

新的空中接口波形包括GFDM、UFDM、FBMC 等。這些波形主要用于提高頻譜效率和功耗特性。LTE-A 中使用的 OFMDA 擁有較高的峰值/ 平均功耗比, 因此需要昂貴的線路讓功率放大器保持線性工作，從而降低帶外干擾和互調失真。

毫米波要求不同的通道模型估算，因為在這些頻率上有著不同的傳播特性。IP 必須針對非常高的帶寬（高達 5GHz）以及隨之而來的高峰值數據速率。

只有可用的 IP 是不夠的。用戶必須能夠方便地將 IP 連接在一起。國家儀器提供 IP 經過精挑細選，可運行在多種類型的 FPGA 和處理器上，并提供以 5G 原型設計為重點的庫。該 IP 能夠在國家儀器提供的LabVIEW 通信系統設計套件中輕松實現連接。LabVIEW 還提供用于激勵和分析設計所需的全部波形源文件和分析工具。

LabVIEW 加上各種 IP 庫，能節省數月的開發時間。此外，所挑選 IP 都能正常工作。LabVIEW 與賽靈思工具鏈無縫互動，便于快速探索和實驗。結合使用國家儀器提供的各種硬件平，這無疑是實現有效的 5G 通信設計原型的最快途徑。值得一提的是，現在作為國家儀器下屬公司的 BEEcube 將在不遠的將來為自己的硬件提供 LabVIEW支持。

?