本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此 HLS IP，并使用嵌入式 Vitis 應(yīng)用控制此 HLS IP。
2025-06-13 09:50:11
1447 
的速度。我們將首先使用C語言進(jìn)行代碼實現(xiàn)，然后在Vivado HLS中綜合實現(xiàn)，并最終在FPGA板（pynq-z2）上進(jìn)行硬件實現(xiàn)，同時于jupyter notebook中使用python來進(jìn)行功能驗證。
2025-07-10 11:09:342197 
文件來與所得結(jié)果進(jìn)行對比驗證。 3.實驗步驟 3.1.在Vivado HLS GUI界面中創(chuàng)建項目 3.1.1.啟動Vivado HLS 2018.1 ? ? 3.1.2.創(chuàng)建一個新的
2020-12-21 16:27:214357 為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設(shè)計者需要考慮如何加速設(shè)計開發(fā)的周期。設(shè)計加速主要可以從“設(shè)計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
2025-04-16 10:43:121432 
WebPACK許可證PetaLinux工具許可證Vivado HLS評估許可證哪個許可證支持Vivado RTL合成/實現(xiàn)/寫入比特流？2）基于激活的許可證顯示為灰色。我無法訪問它們？我該怎么辦才能獲得30天
2018-12-06 11:31:19
庫函數(shù)，測試激勵讀入圖像，經(jīng)過濾波器處理輸出的圖像保存分析。可以看到，算法的處理基于IPIimage類型，輸入和輸出圖像都使用此類型。2.3.2 使用IO函數(shù)和Vivado HLS視頻庫替換
2021-07-08 08:30:00
Vivado HLS視頻庫加速Zynq-7000 All Programmable SoC OpenCV應(yīng)用加入賽靈思免費在線研討會，了解如何在Zynq?-7000 All Programmable
2013-12-30 16:09:34
我在Vivado HLS中有以下錯誤的合成。我試圖更新許可證文件但沒有成功。請給我一個建議。@E [HLS-72]許可證簽出不成功。確保可以訪問許可證或通過環(huán)境變量指定適當(dāng)?shù)脑S可證。 執(zhí)行
2020-05-20 09:13:21
1.實驗?zāi)康耐ㄟ^例程探索Vivado HLS設(shè)計流用圖形用戶界面和TCL腳本兩種方式創(chuàng)建Vivado HLS項目用各種HLS指令綜合接口優(yōu)化Vivado HLS設(shè)計來滿足各種約束用不用的指令來探索
2021-11-11 07:09:49
本帖最后由 FindSpace博客 于 2017-4-19 16:57 編輯
在c simulation時，如果使用gcc編譯器報錯：/home/find/d/fpga/Vivado_HLS
2017-04-19 16:56:06
vivado可以正常使用，但是HLS總是出現(xiàn)圖片中的錯誤。請問該如何解決？謝謝！
2020-08-12 01:36:19
你好！如果我想使用vivado hls來合成具有axi流接口的代碼，是否有必須遵循的標(biāo)準(zhǔn)編碼風(fēng)格？
2020-04-21 10:23:47
本人在學(xué)習(xí)vivado系列軟件開發(fā)套件的時候遇到以下問題.硬件平臺:米爾科技 Z-turn 7020 Board.問題描述:我在Vivado hls 里面寫了一個函數(shù)int add(int a
2016-01-28 18:40:28
本人在學(xué)習(xí)vivado系列軟件開發(fā)套件的時候遇到以下問題.硬件平臺:米爾科技 Z-turn 7020 Board.問題描述:我在Vivado hls 里面寫了一個函數(shù)int add(int a
2016-01-28 18:39:13
(pointtools)，他們解決的是某個具體問題。軟件工程師還沒有一個生態(tài)系統(tǒng)來識別加速至硬件的代碼是否需要加速。對于那個工程師而言，這時的高階綜合可能是一個敵人，而不是朋友。如果沒有對底層多核平臺的全面
2021-07-06 08:00:00
什么是壓縮算法呢？壓縮算法又是怎么定義的呢？文件是如何存儲的？
2021-10-19 07:01:25
字符出現(xiàn)頻率，Priority Queue，和二叉樹來進(jìn)行的一種壓縮算法，這種二叉樹又叫Huffman二叉樹 —— 一種帶權(quán)重的樹。從學(xué)校畢業(yè)很長時間的我忘了這個算法，但是網(wǎng)上查了一下，中文社區(qū)內(nèi)好像
2019-07-17 04:30:00
主要可以從“設(shè)計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx推出的Vivado HLS工具可以直接使用C、C++或System C來對Xilinx系列的FPGA進(jìn)行編程，從而提高抽象的層級
2020-10-10 16:44:42
【資料分享】Vivado HLS學(xué)習(xí)資料
2013-11-02 11:21:14
什么是壓縮算法呢？壓縮算法又是怎么定義的呢？
2021-10-19 07:25:08
認(rèn)識壓縮算法想必都有過壓縮和解壓縮文件的經(jīng)歷，當(dāng)文件太大時，我們會使用文件壓縮來降低文件的占用空間。比如微信上傳文件的限制是100MB，有個文件夾無法上傳，但是我解壓完成后的文件一定會小于100MB
2021-07-28 07:22:20
用的參考設(shè)計。該參考設(shè)計針對具有 Dual ARM? Cortex?-A9 MPCore? 的 FPGA。
我們使用 Xilinx HLS 工具來打開此設(shè)計。
它的時鐘周期為 5.00 ns，即
2024-08-16 19:56:07
，我們一直在使用Vivado給我們提供的IP或者使用硬件描述語言制作 IP 。今天我們將講解如何使用HLS-高級綜合語言來創(chuàng)建屬于我們自己的IP。我們將使用的工具稱為Vitis HLS，此后稱為 HLS
2022-09-09 16:45:27
俱樂部壓縮算法團(tuán)隊與大家分享我們在 OpenHarmony 啃論文俱樂部活動中的學(xué)習(xí)心得。截止至目前，我們一共在 51CTO 、CSDN 、InfoQ、 oschina等開發(fā)技術(shù)平臺輸出 17 篇開發(fā)
2022-06-21 11:05:09
嗨，大家好，我有一個問題，在VIVADO HLS 2017.1中運行C \ RTL協(xié)同仿真。我已成功運行2014和2016版本的代碼。任何人都可以告訴我為什么報告NA僅用于間隔
2020-05-22 15:59:30
Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。Xilinx Vivado HLS（High-Level Synthesis，高層次綜合）工具支持
2021-02-19 18:36:48
你好，我使用Vivado HLS生成了一個IP。從HLS測量的執(zhí)行和測量的執(zhí)行時間實際上顯著不同。由HLS計算的執(zhí)行非常小（0.14 ms），但是當(dāng)我使用AXI計時器在真實場景中測量它時，顯示3.20 ms。為什么會有這么多差異？ HLS沒有告訴實際執(zhí)行時間？等待回復(fù)。問候
2020-05-05 08:01:29
\patch.py圖 18
1.5 IP 核測試進(jìn)入案例“hls_ip_demo\project\”或“hls_ip_demo\hw\project\”對應(yīng)平臺 PL 端 IP 核測 試 Vivado 工程目錄
2023-08-24 14:40:42
案例“hls_ip_demo\project\”或“hls_ip_demo\hw\project\”對應(yīng)平臺 PL 端 IP 核測 試 Vivado 工程目錄，雙擊.xpr 文件打開工程，工程默認(rèn)已添加待測試的 IP
2023-01-01 23:52:54
前 言本文主要介紹HLS案例的使用說明，適用開發(fā)環(huán)境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx
2021-11-11 09:38:32
和生成比特流以對FPGA進(jìn)行編程4 - 將比特流導(dǎo)入并阻塞到SDK中，基于此生成板級支持包（BSP）并與Zedboard連接。順便說一下，SDK的目標(biāo)是成為我在Vivado HLS中的測試平臺嗎？即在計算機(jī)中觀察Zedboard產(chǎn)生的結(jié)果是否為例外情況。
2020-03-24 08:37:03
你好我正在嘗試在vivado HLS中創(chuàng)建一個IP，然后在vivado中使用它每次我運行Export RTL我收到了這個警告警告：[Common 17-204]您的XILINX環(huán)境變量未定義。您將
2020-04-03 08:48:23
尊敬的先生，由于突然斷電我的桌面電腦在vivado HLS正在進(jìn)行我的代碼的C-Synthesis時關(guān)閉了，電源恢復(fù)后我啟動計算機(jī)并嘗試啟動HLS，然后小方形HLS符號來了（我把屏幕截圖放在了注冊
2020-04-09 06:00:49
我照著xapp1167文檔，用HLS實現(xiàn)fast_corners的opencv算法,并生成IP。然后想把這個算法塞到第三季的CH05_AXI_DMA_OV5640_HDMI上，這個demo里
2017-01-16 09:22:25
您好我有一個關(guān)于vivado hls的問題。RTL是否來自xivix FPGA的vivado hls onyl？我們可以在Design Compiler上使用它進(jìn)行綜合嗎？謝謝
2020-04-13 09:12:32
您好Xilinx的用戶和員工，我們正在考慮購買Zynq 7000用于機(jī)器視覺任務(wù)。我們沒有編程FPGA的經(jīng)驗，并希望使用Vivado HLS來指導(dǎo)和加速我們的工作。關(guān)于這種方法的一些問題：您對
2020-03-25 09:04:39
就是微型架構(gòu)探索。在這一階段，您可運用Vivado HLS編譯器優(yōu)化來測試不同的設(shè)計，以找到適當(dāng)?shù)拿娣e和性能組合。您可在不同性能點實現(xiàn)相同的C/C++代碼，無需修改源代碼。Vivado HLS編譯器優(yōu)化或要求規(guī)定了算法不同部分的性能如何描述
2014-04-21 15:49:33
前 言本文主要介紹HLS案例的使用說明，適用開發(fā)環(huán)境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx Vivado HLS 2017.4、Xilinx
2021-11-11 15:54:48
壓縮算法認(rèn)識壓縮算法我們想必都有過壓縮和 解壓縮文件的經(jīng)歷，當(dāng)文件太大時，我們會使用文件壓縮來降低文件的占用空間。比如微信上傳文件的限制是100 MB，我這里有個文件夾無法上傳，但是我解壓
2021-07-28 08:12:56
你好，我有一個與switch語句的合成有關(guān)的問題。我開始使用Vivado HLS并且我已經(jīng)創(chuàng)建了一個小的file.cpp，僅用于學(xué)習(xí)，但是當(dāng)Vivado HLS合成文件時，我沒有得到任何開關(guān)語句
2019-11-05 08:21:53
請問Vivado HLS出現(xiàn)這種情況是什么原因呢
2021-06-23 06:13:13
您好，我目前正在嘗試使用Vivado HLS在FPGA上合成加密算法。我根據(jù)需要拆分了C ++代碼并包含了一個測試平臺，但是當(dāng)我嘗試模擬代碼時，我得到一個錯誤，說找不到測試平臺。我附上了錯誤圖片和項目檔案，希望有人能幫我找到解決方案。謝謝！LBlock_fpga.zip 48 KB
2020-05-15 09:26:33
Vivado HLS設(shè)計流程是怎樣的？
2021-06-17 10:33:59
Vivado HLS 2015.2評估版。請建議我或分享我鏈接。謝謝和最誠摯的問候Vinod Sajjan以上來自于谷歌翻譯以下為原文Hi Folks, In my PC Vivado design
2018-12-27 10:57:49
針對傳統(tǒng)離散余弦變換的行列法中存在的并行性，提出了一個基于Omap5910平臺的并行JPEG壓縮算法。該算法利用JPEG圖像壓縮過程中的數(shù)據(jù)無關(guān)性將任務(wù)分配到Omap5910平臺的兩個處理器(AR
2011-09-26 16:50:31
23 Introduction to FPGA Design with Vivado High-Level Synthesis，使用 Vivado 高層次綜合 (HLS) 進(jìn)行 FPGA 設(shè)計的簡介
2016-01-06 11:32:5565 testbench來驗證設(shè)計。 Integrate帶有Xilinx IP Block的 HLS IP 這里展示了在IP Integrator中，如何將兩個HLS IP blocks跟Xilinx IP FFT結(jié)合在一起 ，并且在Vivado中驗證設(shè)計。
2017-02-07 17:59:294760 
此。 創(chuàng)新方法 使用Vivado HLS設(shè)計和驗證 IP 以部分重構(gòu) 的方式來設(shè)計系統(tǒng) 通過UltraFast 設(shè)計方法 來加速產(chǎn)品上市進(jìn)程 平臺設(shè)計 通過Vivado IP 集成 來實現(xiàn)平臺創(chuàng)建
2017-02-08 14:20:39358 ，Xilinx Vivado HLS是一個高級綜合工具，能夠?qū)語言轉(zhuǎn)換成硬件描述語言（HDL）,也就是說我們可以用C語言來實現(xiàn)HDL模塊編程了。 圖1 Vivado HLS工作流程 第一位Hacker
2017-02-08 20:01:59846 
是否能夠利用Vivado HLS完成這項要求較高的運算呢？ 我開始從軟件方面考慮這個轉(zhuǎn)換，我開始關(guān)注軟件界面。畢竟，HLS創(chuàng)建專用于處理硬件接口的硬件。幸好Vivado HLS支持創(chuàng)建AXI slave的想法，同時工作量較少。 我發(fā)現(xiàn)Vivado HLS編碼限制相當(dāng)合理。它支持大多數(shù)C + +語言
2017-02-09 02:15:11496 本實驗練習(xí)使用的設(shè)計是實驗1并對它進(jìn)行優(yōu)化。 步驟1：創(chuàng)建新項目 1.打開Vivado HLS 命令提示符 a.在windows系統(tǒng)中，采用Start>All Programs>Xilinx
2017-02-09 05:07:111116 
基于DSP平臺的景象匹配算法評估環(huán)境
2017-10-19 14:31:516 在使用高層次綜合，創(chuàng)造高質(zhì)量的RTL設(shè)計時，一個重要部分就是對C代碼進(jìn)行優(yōu)化。Vivado Hls總是試圖最小化loop和function的latency，為了實現(xiàn)這一點，它在loop
2017-11-16 14:44:584126 保真度的影響、造成的時延及其實現(xiàn)成本。我們發(fā)現(xiàn)賽靈思的 Vivado HLS 平臺能夠高效評估和實現(xiàn)所選壓縮算法。
2017-11-16 20:05:412681 
使用Xilinx Vivado HLS（Vivado 高層次綜合）工具實現(xiàn)浮點復(fù)數(shù)QRD矩陣分解并提升開發(fā)效率。使用VivadoHLS可以快速、高效地基于FPGA實現(xiàn)各種矩陣分解算法，降低開發(fā)者
2017-11-17 17:47:434363 
如果您正在努力開發(fā)計算內(nèi)核，而且采用常規(guī)內(nèi)存訪問模式，并且循環(huán)迭代間的并行性比較容易提取，這時，Vivado? 設(shè)計套件高層次綜合(HLS) 工具是創(chuàng)建高性能加速器的極好資源。通過向C 語言高級算法描述中添加一些編譯指示，就可以在賽靈思FPGA 上快速實現(xiàn)高吞吐量的處理引擎。
2017-11-17 18:12:012315 目前的應(yīng)用軟件通常包含有復(fù)雜的內(nèi)存訪問機(jī)制，尤其是在科學(xué)計算和數(shù)字信號處理領(lǐng)域，內(nèi)存的管理將十分復(fù)雜。我們利用Vivado HLS設(shè)計了一個簡單的例子，可以使你在一些棘手的情況下，用它來建造有效處理
2017-11-17 18:22:021155 1 Vivado HLS簡介 2創(chuàng)建一個Vivado-HLS工程 2.1打開Vivado HLS GUI 2.2創(chuàng)建新工程 在 Welcome Page， 選擇Create New Project
2017-12-04 10:07:170 同步歐氏距離（SED）的閾值結(jié)合算法（SLTA）。該算法通過軌跡點的轉(zhuǎn)向角度大小和速度變化大小來評估軌跡點信息量的大小；同時用SED限制點的偏移量，以達(dá)到較好的信息保留度。實驗結(jié)果表明，SLTA的軌跡壓縮率能夠達(dá)到50%左右，與閾值結(jié)
2017-12-26 18:55:151 在實際工程中，如何利用好這一工具仍值得考究。本文將介紹使用Vivado HLS時的幾個誤區(qū)。
2018-01-10 14:33:0220579 
的數(shù)據(jù)動態(tài)范圍，從而在很多算法中只需要一種數(shù)據(jù)類型的優(yōu)勢。Xilinx Vivado HLS工具支持C/C++ IEEE-54標(biāo)準(zhǔn)單精度及雙精度浮點數(shù)據(jù)類型，可以比較容易，快速地將C/C++ Floating-Point算法轉(zhuǎn)成RTL代碼。
2018-01-12 05:43:5411863 本文內(nèi)容介紹了基于用Vivado-HLS為軟件提速，供參考
2018-03-26 16:09:108 Vivado HLS 是 Xilinx 提供的一個工具，是 Vivado Design Suite 的一部分，能把基于 C 的設(shè)計 （C、C++ 或 SystemC）轉(zhuǎn)換成在 Xilinx 全可編程芯片上實現(xiàn)用的 RTL 設(shè)計文件 （VHDL/Verilog 或 SystemC）。
2018-06-05 10:31:007420 
HLS，高層綜合）。這個工具直接使用C、C++或SystemC 開發(fā)的高層描述來綜合數(shù)字硬件，這樣就不再需要人工做出用于硬件的設(shè)計，像是VHDL 或Verilog 這樣的文件，而是由HLS 工具來做這個事情。
2018-06-04 01:43:007738 
我們使用 Vivado ?Design Suite 的高層次綜合 （HLS） 工具來評估針對 E-UTRA I/Q 數(shù)據(jù)的開放無線電設(shè)備接口 （ORI） 標(biāo)準(zhǔn)壓縮方案，以估計其對信號保真度的影響、造成的時延及其實現(xiàn)成本。我們發(fā)現(xiàn)賽靈思的 Vivado HLS 平臺能夠高效評估和實現(xiàn)所選壓縮算法。
2018-07-24 09:30:002717 
Vivado HLS是Xilinx公司推出的加速數(shù)字系統(tǒng)設(shè)計開發(fā)工具，直接使用C、C++或SystemC開發(fā)的高層描述來綜合數(shù)字硬件，替代用VHDL或Verilog實現(xiàn)FPGA硬件設(shè)計[6]，實現(xiàn)設(shè)計的功能和硬件分離，不需要關(guān)心低層次具體細(xì)節(jié)，具有很強(qiáng)的靈活性，有效降低數(shù)字系統(tǒng)設(shè)計開發(fā)周期。
2018-10-04 10:41:008295 
OPENCV（Open Source Computer Vision）被廣泛的使用在計算機(jī)視覺開發(fā)上。使用Vivado HLS視頻庫在zynq-7000全可編程soc上加速OPENCV 應(yīng)用的開發(fā)，將大大提升我們的計算機(jī)視覺開發(fā)。
2018-11-10 10:47:491748 了解如何使用GUI界面創(chuàng)建Vivado HLS項目，編譯和執(zhí)行C，C ++或SystemC算法，將C設(shè)計合成到RTL實現(xiàn)，查看報告并了解輸出文件。
2018-11-20 06:09:004500 了解如何生成Vivado HLS IP模塊，以便在System Generator For DSP中使用。
2018-11-20 06:08:003673 了解如何使用Tcl命令語言以批處理模式運行Vivado HLS并提高工作效率。
該視頻演示了如何從現(xiàn)有的Vivado HLS設(shè)計輕松創(chuàng)建新的Tcl批處理腳本。
2018-11-20 06:06:003634 盡管 Vivado HLS支持C、C++和System C，但支持力度是不一樣的。在v2017.4版本ug871 第56頁有如下描述。可見，當(dāng)設(shè)計中如果使用到任意精度的數(shù)據(jù)類型時，采用C++ 和System C 是可以使用Vivado HLS的調(diào)試環(huán)境的，但是C 描述的算法卻是不可以的。
2019-07-29 11:07:166103 
介紹了如何利用Vivado HLS生成FIR濾波算法的HDL代碼，并將代碼添加到ISE工程中，經(jīng)過綜合實現(xiàn)布局布線等操作后生成FPGA配置文件，下載到FPGA開發(fā)板中，Darren采用的目標(biāo)板卡是Spartan-3 FPGA。
2019-07-30 17:04:245460 Vivado HLS中常見的接口類型有： 1. ap_none ???????? 默認(rèn)類型，該類型不適用任何I/O轉(zhuǎn)換協(xié)議，它用于表示只讀的輸入信號，對應(yīng)于HDL中的wire類型。 2.
2020-12-26 11:44:108781 
Vivado HLS 2020.1將是Vivado HLS的最后一個版本，取而代之的是VitisHLS。那么兩者之間有什么區(qū)別呢？ Default User Control Settings 在
2020-11-05 17:43:1640985 本文介紹如何一步一步將設(shè)計從SDSoC/Vivado HLS遷移到Vitis平臺。
2022-07-25 17:45:485316 
本文介紹如何一步一步將設(shè)計從SDSoC/Vivado HLS遷移到Vitis平臺。
2021-01-31 08:12:028 1.實驗?zāi)康耐ㄟ^例程探索Vivado HLS設(shè)計流用圖形用戶界面和TCL腳本兩種方式創(chuàng)建Vivado HLS項目用各種HLS指令綜合接口優(yōu)化Vivado HLS設(shè)計來滿足各種約束用不用的指令來探索
2021-11-06 09:20:586 在整個流程中，用戶先創(chuàng)建一個設(shè)計 C、C++ 或 SystemC 源代碼，以及一個C的測試平臺。通過 Vivado HLS Synthesis 運行設(shè)計，生成 RTL 設(shè)計，代碼可以是 Verilog，也可以是 VHDL。
2022-06-02 09:48:178680 對于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后為了統(tǒng)一將HLS集成到Vitis里了，集成之后增加了一些功能，同時將這部分開源出來了。Vitis HLS是Vitis AI重要組成部分，所以我們將重點介紹Vitis HLS。
2022-09-02 09:06:234612 對于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后為了統(tǒng)一將HLS集成到Vitis里了，集成之后增加了一些功能，同時將這部分開源出來了。Vitis HLS是Vitis AI重要組成部分，所以我們將重點介紹Vitis HLS。
2023-01-15 11:27:494024 是Vitis HLS。在Vivado 2020版本中替代原先的Vivado HLS, 功能略有差異。 HLS 的機(jī)理 ? ?簡單地講，HLS采樣類似C語言來設(shè)計FPGA 邏輯。但是要實現(xiàn)這個目標(biāo)，還是不容易
2023-01-15 12:10:046467 AMD Vitis HLS 工具允許用戶通過將 C/C++ 函數(shù)綜合成 RTL，輕松創(chuàng)建復(fù)雜的 FPGA 算法。Vitis HLS 工具與 Vivado Design Suite（用于綜合、布置和布線）及 Vitis 統(tǒng)一軟件平臺（用于所有異構(gòu)系統(tǒng)設(shè)計和應(yīng)用）高度集成。
2023-04-23 10:41:011730 
Xilinx平臺的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令會無法導(dǎo)出 IP
2023-07-07 14:14:571929 
電子發(fā)燒友網(wǎng)站提供《UltraFast Vivado HLS方法指南.pdf》資料免費下載
2023-09-13 11:23:192 電子發(fā)燒友網(wǎng)站提供《將VIVADO HLS設(shè)計移植到CATAPULT HLS平臺.pdf》資料免費下載
2023-09-13 09:12:462 電子發(fā)燒友網(wǎng)站提供《使用Vivado高層次綜合(HLS)進(jìn)行FPGA設(shè)計的簡介.pdf》資料免費下載
2023-11-16 09:33:360 壓縮算法是一種通過減少數(shù)據(jù)量來節(jié)省存儲空間或傳輸數(shù)據(jù)的技術(shù)。壓縮算法可以分為兩種類型：有損壓縮和無損壓縮。
2024-10-21 13:50:571960
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論