表1列出了不同輸出位數(shù)多輸出RO和傳統(tǒng)RO的芯片資源占用情況。第二列表示不同輸出位數(shù)下，一對多輸出ROs用以產(chǎn)生不同的輸出位的LAB占用數(shù)量。第三列表示傳統(tǒng)RO產(chǎn)生相對應(yīng)的輸出位數(shù)所占用的LAB數(shù)量。可以看出，多輸出RO占用的芯片資源更少。例如，128位輸出需要65個(gè)兩位輸出ROs，占65個(gè)LAB，也可以由33個(gè)四位輸出ROs產(chǎn)生，占99個(gè)LAB， 但如果使用傳統(tǒng)的RO結(jié)構(gòu)，則需要129年ROs，占129個(gè)LAB，所占的LAB數(shù)量是最多的。可以看出，多輸出RO在芯片資源利用率上具有很大的優(yōu)勢。

2 動(dòng)態(tài)配置過程模塊

動(dòng)態(tài)可配置多路輸出RO PUF的總體結(jié)構(gòu)如圖5所示。N個(gè)兩位輸出的一對環(huán)形振蕩器（ROs）通過比較相鄰ROs的頻率生成2(N-1)個(gè)輸出位。傳感器由五級環(huán)形振蕩器構(gòu)成，振蕩頻率與環(huán)境溫度和電源電壓成線性關(guān)系[6]。傳感器主要用于檢測芯片工作情況。為了可以根據(jù)環(huán)境情況動(dòng)態(tài)調(diào)整相鄰振蕩器的結(jié)構(gòu)，從而確保相鄰的ROs保持一個(gè)相對較大的頻率差，當(dāng)環(huán)境溫度和工作電壓超過預(yù)先設(shè)定的閾值時(shí)，F(xiàn)SM控制器[7]啟動(dòng)動(dòng)態(tài)配置過程從而計(jì)算出在當(dāng)前環(huán)境下的“最優(yōu)配置向量”。因此，環(huán)境對輸出位的影響將降低，從而動(dòng)態(tài)可配置多輸出RO PUF魯棒性得到提高。

“最優(yōu)配置向量”不是簡單的產(chǎn)生最大的頻率差的向量。相反，它是由ROs的頻率差的分布來決定。對不同配置向量下所有的ROs的正頻率差進(jìn)行求和。如果上一個(gè)ROs的正頻率差大于下一個(gè)ROs的正頻率差，表明上下兩對ROs的頻率差為正，選擇可使正頻率差最大的配置向量作為“最優(yōu)配置向量”。相反，如果上一個(gè)ROs的正頻率差小于下一個(gè)ROs的正頻率差，選擇一個(gè)對應(yīng)的負(fù)頻率差最大的配置向量作為“最優(yōu)配置向量”，從而可以擴(kuò)大上下頻率差的絕對值，進(jìn)而提高比較精度。

3 實(shí)驗(yàn)結(jié)果

對10個(gè)Xilinx Spartan XC3S1000 FPGA進(jìn)行數(shù)據(jù)提取，數(shù)據(jù)通過快速單一鏈接（Fast Simple Link）接口傳輸?shù)組icroBlaze中進(jìn)行處理。每個(gè)FPGA通過65個(gè)ROs產(chǎn)生128位的輸出。每個(gè)輸出測量50次。分別對傳統(tǒng)RO PUF、可配置RO PUF和動(dòng)態(tài)可配置多輸出RO PUF進(jìn)行數(shù)據(jù)分析。

RO PUF的平均片間漢明距離比例[8]可以表征同一類型PUF電路與其他個(gè)體的區(qū)分度。其計(jì)算方式如式(1)。

其中hij表示第i和第j個(gè)PUF電路產(chǎn)生的位輸出相應(yīng)，k是FPGA的個(gè)數(shù)。提取數(shù)據(jù)后計(jì)算可得不同RO PUF的平均片間漢明距離比例如表2所示。

對比以上3種RO PUF對總的位數(shù)輸出相應(yīng)的平均片間漢明距離比例結(jié)果可以看出，3種RO PUF的平均片間漢明距離比例都接近理想的50%,動(dòng)態(tài)可配置多輸出RO PUF片間漢明距離比例最高。但3種RO PUF都表現(xiàn)出良好的唯一性。因此，3種RO PUF的輸出都可以作為每個(gè)芯片ID。

片內(nèi)漢明距離可以描述PUF系統(tǒng)的魯棒性和可靠性，其計(jì)算如式（2）所示。

其中，M為不同工作環(huán)境的個(gè)數(shù)，hri表示在理想工作條件(25 ℃，1.2 V)下和第i種工作情況對比條件下的n位輸出響應(yīng)。由于魯棒性和可靠性主要受環(huán)境溫度和電源電壓的影響。讓所使用的Xilinx FPGA分別工作在固定工作環(huán)境下和變化的工作環(huán)境下進(jìn)行參數(shù)提取，分別對其片內(nèi)漢明距離進(jìn)行檢測。

(1)固定環(huán)境溫度和電源電壓情況下

在30 ℃，1.2 V接近理想工作環(huán)境下進(jìn)行參數(shù)提取，不同RO PUF結(jié)構(gòu)的平均片內(nèi)漢明距離如表3所示。

在接近FPGA標(biāo)準(zhǔn)工作條件下，測試誤差和片內(nèi)噪聲是影響其魯棒性的主要因素[9]。由表可以看出，可配置RO PUF可以將該RO PUF對誤差和噪聲影響降至幾乎0。

(2)變化的環(huán)境溫度和電源電壓情況下

現(xiàn)實(shí)條件下，芯片的工作環(huán)境溫度和電源電壓總是在不斷的變化之中。因此，降低環(huán)境溫度和電源電壓對芯片ID提取的影響意義重大。表4列出環(huán)境溫度從-30 ℃變化到+70 ℃，電壓1.15 V變化到1.25 V時(shí)，3種RO PUF的平均片內(nèi)漢明距離比例變化情況。雖然在溫度變化時(shí)，動(dòng)態(tài)可配置RO PUF在ID提取上沒有很大優(yōu)勢，但是電源電壓改變時(shí),可配置多輸出RO PUF在位翻轉(zhuǎn)率最低，可更加精確地提取芯片ID。

4 結(jié)論

本文結(jié)合針對傳統(tǒng)RO PUF和可配置RO PUF輸出位數(shù)不足，占用芯片資源過多的現(xiàn)實(shí)情況，在可配置RO PUF的基礎(chǔ)上改進(jìn)，提出了動(dòng)態(tài)可配置多輸出RO PUF，在提高輸出位數(shù)和節(jié)約芯片資源的同時(shí)，還提高了系統(tǒng)的唯一性和魯棒性，進(jìn)而可提高提取芯片ID的精度。對應(yīng)用RO PUF進(jìn)行芯片知識(shí)產(chǎn)權(quán)（IP核）保護(hù)意義重大。