上次博文簡要分析了人們研究使用FPGA來進行工業控制的驅動力，并介紹了FPGA器件與開發工具。隨著器件成本的降低和器件性能的上升，FPGA必將在工業控制領域發揮更大的作用。甚至可以大膽猜想，也許有一天，各種攜帶有PowerPC、ARM甚至是DSP+FPU的FPGA芯片將徹底取代各種單片機、DSP等搭建的控制核心，成為工業控制核心領域的“巨無霸”。好了說了這么多，進入正題，本次主要就整個控制系統的建模與設計方法進行總體分析。同時希望朋友們可以一起思考，為什么老外做的東西經常可以具有創新性、前瞻性，為什么老外要在具體設計之上的高度討論各種“設計方法學（methodologies）”呢？愿我們可以首先跳出具體的細節，高屋建瓴地把握整個設計的核心，保證大方向，然后再進行具體實現。
傳統意義上講，世界各地的工程師們都需要通過建模來描述系統的功能。在CAD功能不完善時，實際系統中的各個模塊都需要被單獨設計；這常常涉及到各種不同的CAD工具和不同的軟件平臺，甚至使得現有設計本身需要在多個不同的軟硬件環境下完成開發（例如編程、仿真、綜合、布線、燒寫、制版）。隨著CAD工具的完善與硬件描述語言的進展，傳統設計中功能描述與實際硬件實現間的差距正在逐漸縮小。系統級的建模語言 (例如 Handel-C和System-C) 和HDL語言 (例如VHDL, Verilog) 使得系統的模型描述和電子設計可以同時在同一個開發環境下實現；這種方法得到了各種主要計算機工程輔助設計平臺的支持。然后就可使用綜合工具把這些設計轉換成針對各種硬件平臺的網表。
這種整體的、系統級的針對電子系統進行開發與設計的思想，最終歸納為“自頂向下（top–down）”的設計方法：首先，設計者需要對把自己的設計意圖進行抽象級的建模；然后通過反復的迭代、驗證，對設計進行必要的修正，直至完成這個系統的具體設計。當然，僅僅完成設計是遠遠不夠的；在設計之初，就應該考慮到如何建立并完成一個測試系統，以證明我們的設計是正確無誤的。隨著設計的逐步完成，硬件描述語言也已給出了整個復雜的、具體的數字系統的描述, 然后便可使用測試環境依照最初的設計目標對所完成的系統進行檢驗。測試在對硬件或實際實現進行投資之前完成，從而提高了可靠性，并避免了因具體設計失敗而造成的損失。用復雜電子系統整體建模的術語來講，系統級的建模語言具備以下的優勢：
1)可以在同一個獨一無二的設計環境中，同時考慮工程系統的模型(功能/行為描述) 與具體的電子硬件設計，并得到一系列CAD平臺的廣泛支持；
2)具有處理所有的抽象層次的能力；在電子控制器設計的各個階段，都可對整體的模型進行仿真，并進行有針對性的片上系統實現；
3)快速的系統實現與相對較短的上市時間；
4)易于對人工智能進行硬件實現；
5)根據可重用的現代設計原則，產生通用的、可重用的模型或設計模塊。
仿真結果對模型的行為驗證是極其有價值的；但是在許多場合下，特別是決定投資并生產ASIC之前，仍然需要對控制器進行硬件驗證才能提供所需要的信息。最便宜且最快速的設計并驗證優化的數字控制器的方法就是，搭建一個包含可重復編程器件的原型機（樣機），比如FPGA。這縮短了糾正任何設計問題的時間，并保證設計在永久的ASIC實現之前已經不含錯誤。原型機同樣可以用來對系統的其它組件進行硬件測試。這種基于原型機的開發環境同樣可以方便實現一種現代的，被成為硬件在回路測試（HIL）的方法。HIL使用基于硬件在回路的仿真系統，把被測電路的輸出反饋到輸入，并產生需要被反饋給被測電路做為輸入的信號，從而允許對硬件電路的有效測試。這些信號與被HIL仿真系統代替并實時運行的子系統的輸出類似。例如，Celoxica 公司的DK4設計套裝，就允許使用Handel-C (與C語言類似的高級語言) 對一個電子系統進行功能建模。 Handel-C 根據具體的硬件目標，對設計進行編譯，產生電子設計交換格式（EDIF）的輸出（在設計過程中我們會發現，Synplify Pro 完成綜合過程之后即輸出符合 ISE 格式的 EDIF 網表）。Xilinx的布局與布線工具將EDIF格式轉換成具體的電路布線, 從而允許快速將包含FPGA的硬件開發板付諸硬件實現。編譯器還可以產生HDL格式的代碼，以便和SoC設計中的其他硬件組件進行結合。平臺抽象層的應用程序編程接口（API）提供了在不同的PLD/FPGA/ASIC 硬件目標平臺上無需再對設計進行修正的可移植性。因此，Handel-C 可以被用作編程工具，然后使用Xilinx 的集成開發環境進行實時FPGA分析。整體建模方法結合HDL語言、 FPGA器件和有效的仿真與評價手段，在新型的、復雜的經典/神經/模糊等各種工業控制器的設計中表現出了巨大的優勢。下面一篇博客日志中將講述一下基于FPGA的工業控制器設計原則。