多年以來，多少廠商前赴后繼，試圖讓FPGA開發更簡單，但是他們都成了FPGA歷史長河中的一抹紅暈。

今年以來，FPGA在產業的關注度迅速提升，一個原因是其與人工智能、VR等熱門應用密切相關，另個原因是國際大廠如英特爾以及本土巨頭如紫光集團等對FPGA的青眼有加， 收購融資熱門不斷， 大有與CPU， GPU分爭天下的趨勢。 然而， 傳統上FPGA開發絕對不像X86處理器那樣簡單，需要專業的工具以及專業的知識甚至芯片設計基礎，開發其應用主要途徑是采用最底層的硬件實現，這也是阻礙其普及一個因素。

一方面FPGA成為勢不可擋的趨勢， 一方面其用戶局限在少數硬件工程師手中。如何解放FPGA，讓更多的應用能夠獲益于FPGA的靈活、高性能功耗比的優勢呢？ 這個問題， 在過去的幾年中， 從來不乏各種各樣的嘗試， 試圖降低FPGA的開發門檻，而大多數最終都成為無足輕重的歷史。最終能夠改變這個歷史的， 恐怕還得靠賽靈思這個龍頭老大。 除了推出軟件定義的設計環境如SDSoC，SDAccel， SDNet讓軟件工程師可以輕松開發FPGA應用之外，其通過支持和打造一個生態合作伙伴環境，正在解放FPGA現有局限。 最近， 其合作伙伴PLDA開發出一種新流程， 有望讓FPGA實現真正的大眾化。

PLDA所開發出的一種稱作 QuickPlay 的工作流程，號稱可以高效解決實現復雜性問題，為 FPGA 開發提供多種使用模式。其價值核心是其軟件開發人員將原本用于 CPU 的應用，部分或全部地實現在 FPGA硬件上。QuickPlay 能夠全面發揮 FPGA 資源的作用，將這些功能強大而復雜的器件轉化為軟件定義平臺，無需艱苦的硬件設計即能獲得 FPGA 帶來的優勢。牛吧！

做過設計的人都知道，硬件執行算法無論是時間還是功耗上都占有極大的優勢，用DSP軟件去做圖像處理不僅耗時且功耗極高，而用FPGA來做，效率則高得驚人！

QuickPlay是什么樣的流程？

任何旨在使用自定義硬件幫助軟件開發人員來增強其應用的工具應該有如下特點：
從純軟件代碼中創建功能硬件；
根據需要采用現有的硬件 IP 模塊；
調用并創建所有的支持硬件（接口、控制、時鐘等）；
支持使用現成商用開發板以及自定義平臺；
確保生成的硬件能自動建構校正，這樣無需進硬件調試；且
支持僅使用標準軟件調試工具即可調試功能模塊。

PLDA 設計 的QuickPlay 以滿足所有各項要求，讓純軟件開發人員以極小工作量就能指定、構建和集成 FPGA 到自己的軟件架構中。

以軟件為中心的方法

使用 QuickPlay 實現整個設計流程相當簡單直觀：
1. 開發硬件引擎的 C/C++ 語言功能模型。
2. 使用標準的 C/C++ 語言調試工具來驗證功能模型。
3. 指定目標 FPGA 平臺和 I/O 接口（PCIe、以太網、DDR、QDR 等）。
4. 編譯并構建硬件引擎。

QuickPlay 使用直觀的數據流模型，能從數學角度保證可確定性執行，與執行引擎無關。該模型由稱之為內核的并行功能組成，負責與流通道進行通信。因此它與軟件開發人員在白板上勾勒應用草圖關聯緊密。為確保行為的確定性，這些內核必須彼此進行通信，以防發生競態條件和死鎖等數據沖突。實現這一要求的方法是使用具備下列特點的流通道：（1）基于 FIFO，（2）阻塞式讀取和阻塞式寫入，以及（3）點對點。

這些就是 PLDA 據以構建 QuickPlay 的計算模型—— 卡恩進程網絡（KPN）的特點。圖 1的QuickPlay 設計實例描述了 KPN 模型。

圖1 — QuickPlay 中的設計實例

任何內核的內容都可以是任意 C/C++ 語言代碼、第三方 IP，甚至是 HDL 代碼（對硬件設計人員而言）。QuickPlay 采用相當簡單直觀的設計流程（圖 3）。

圖 2 — QuickPlay 采用簡單直觀的設計流。

QuickPlay 帶給開發者的好處是什么？

QuickPlay帶來的好處很明顯，開發者再不用關心內核功能發生了什么，也不用擔心硬件工程師經常遭遇的的時序、時鐘、通信堆棧、協議以及其他類似問題了，只要約束得到，也不用做硬件級的驗證和調試。這是真正讓軟件開發者可以輕松開發FPGA的好工具。

不勞煩硬件工程師，讓軟件工程師獨立開發硬件一直是個誘人的夢想，每隔幾年總有一些公司喊出類似的口號，但之后就銷聲匿跡了例如Handel-C語言，這種新一代硬件描述語言編譯工具，號稱可以利用Handle-C語言在大規模FPGA硬件上得以實現。設計者可以利用Handle-C語言，能在很短的時間里創建更龐大、更復雜和更高速的系統。但是現在，Handle-C語言已經淡出業界了。不過，借助 QuickPlay貌似真的可以實現這個夢想了。

只有六個步驟就可以輕松開發一款FPGA應用。

步驟 1 ： 純軟件設計。這個階段，您可以用C 語言添加并連接處理內核，創建自己的FPGA 設計，然后使用自己的主機軟件來指定通信通道。QuickPlay 基于 Eclipse 的集成開發環境（IDE）通過簡單的 API 提供 C/C++ 語言庫，用于創建內核、流、流端口和存儲器端口，以及從流端口和存儲器端口讀取/ 寫入。

步驟 2 ：功能驗證。這一步的重點是確保步驟 1編寫的軟件模型能正確工作。實現的方法是先在桌面上編譯軟件模型，然后使用測試程序發送數據到輸入以執行軟件模型，最后驗證輸出的正確性。并行執行 FPGA 設計的軟件模型，為每個內核提供獨立的線程，以模擬實際硬件實現的并行性。

步驟 3 ： 硬件生成。這一步用于從用戶的軟件模型生成 FPGA 硬件。它涉及三個簡單的操作：
在 QuickPlay GUI 的下拉菜單中選擇您想要實現到自己的設計中的 FPGA 硬件。QuickPlay 能夠使用品種不斷豐富的現成開發板來實現設計。這些開發板采用先進的賽靈思All Programmable FPGA、PCIe 3.0、10 Gb 以太網、DDR3 SDRAM、QDR2+SRAM 等。

2. 選擇需要映射到設計輸入及輸出端口的物理接口（以及協議）。這些通過菜單都能方便選擇。具體選擇取決于用戶選定的 FPGA 板件上提供的接口，例如 PCIe、10 Gb 以太網 TCP/IP 和 10 Gb 以太網 UDP。選擇通信協議即自動調用實現連接所需的硬件 IP 模塊以及其上分層的任何軟件協議棧，從而完成整個系統的創建。

3. 啟動構建流程這個過程包括運行 HLS 引擎（從 C 語言代碼創建硬件），創建所需的系統硬件功能（我們原始實例中的控制層邏輯）和運行構建板件要求的硬件鏡像所需的其他工具（例如賽靈思Vivado? 集成設計環境）。完成這個過程無需手動干預。

步驟 4 ： 系統執行。這個步驟與步驟 2 中的功能模型執行（功能驗證）相似，除了現在雖然主機應用仍然運行在軟件中，但 FPGA 設計運行在選定的 FPGA 板件上。這意味著您可以從 FPGA 板件輸入輸出真實數據，從而進一步驗證其功能的完整性。

步驟 5 ： 系統調試。不必在硬件層面進行調試，即便缺陷是在在硬件中運行功能后發現的。由于 QuickPlay 保證軟件模型和硬件實現之間的功能等效性，因此任何硬件版本中發生的缺陷也必然存在于軟件版本中。這就是您無需在硬件中進行調試的原因；您只需要在軟件域中調試就足夠了。

整個流程就是先在軟件中建模，然后在硬件中構建并測試系統。如果存在缺陷，將失敗的測試序列導回軟件環境中，在軟件環境中調試，修改源代碼，然后重復這一過程。與傳統流程相比這能顯著提高生產力。

步驟 6： 系統優化，這是可選的。

過去，從純粹的軟件設計到硬件輔助或純硬件設計一般需要數月時間。但是QuickPlay 把開發時間縮短為數天時間。這是一個非常大的進步！利用這個工具，軟件工程師能夠根據需要來使用定制硬件，自動生成工作效率更高的硬件應用?？磥?，FPGA的大眾化應用真的為時不遠了！