引言

　　在光電測(cè)量系統(tǒng)中，需要圖像處理器進(jìn)行圖像采集、處理。目前檢測(cè)圖像處理器的信號(hào)發(fā)生器多是標(biāo)準(zhǔn)的模擬視頻輸出，如文獻(xiàn)提出的模擬視頻發(fā)生器，有的雖然能產(chǎn)生數(shù)字視頻但內(nèi)容是固定的，如果對(duì)內(nèi)容進(jìn)行更改則需要對(duì)數(shù)字視頻信號(hào)發(fā)生器重新編程以達(dá)到要求，比較麻煩，不能滿足日益復(fù)雜的要求。因此靈活改變視頻內(nèi)容的數(shù)字視頻信號(hào)發(fā)生器的研制變得十分迫切。本文提出一種數(shù)字視頻信號(hào)發(fā)生器的設(shè)計(jì)方法，此方法可以同時(shí)得到LVDS和CamerLink制式的視頻，供數(shù)字化圖像處理器檢測(cè)使用。本文提出的設(shè)計(jì)方法除可以脫離計(jì)算機(jī)獨(dú)立使用外，如果想實(shí)時(shí)更改信號(hào)發(fā)生器輸出視頻的各項(xiàng)參數(shù)，無需重新改寫程序，只需把該信號(hào)發(fā)生器通過串口連接到計(jì)算機(jī)上，即可通過人機(jī)交互的方式對(duì)視頻中的目標(biāo)灰度、背景灰度，目標(biāo)大小、目標(biāo)運(yùn)動(dòng)速度進(jìn)行更改。此外目標(biāo)的背景還可以從板卡上的SDRAM中選取。與以往的視頻信號(hào)發(fā)生器相比，本文提出的信號(hào)發(fā)生器除能產(chǎn)生多種數(shù)字化視頻外，還能靈活更改所產(chǎn)生的視頻各項(xiàng)參數(shù)，因此具有一定應(yīng)用價(jià)值。

　　1 硬件組成

　　數(shù)字視頻發(fā)生器主要卣FPGA模塊、單片機(jī)模塊、串行通信模塊、TTL轉(zhuǎn)L,VDS模塊、FTL轉(zhuǎn)CamerL,ink模塊、SDRAM模塊組成，整個(gè)系統(tǒng)框圖如圖1所示。

?

　　1.1 工作原理

　　數(shù)字式視頻信號(hào)主要由行同步、幀同步、像素時(shí)鐘、圖像數(shù)據(jù)組成。其中行同步?jīng)Q定一行的起始位置，幀同步?jīng)Q定一幀圖像的起始位置，像素時(shí)鐘決定一行有多少列圖像數(shù)據(jù)。根據(jù)數(shù)字圖像的組成，可以看出如果想要生成一幅數(shù)字圖像，必須包含上述要素。其行幀信號(hào)同圖像的關(guān)系如圖2所示，其中VSYN表示幀同步信號(hào)，HSYN表示行同步信號(hào)。

?

　　其中圖像的采集是從行同步上升沿開始后，按像素時(shí)鐘采集的。

　　本文根據(jù)數(shù)字視頻產(chǎn)生所需的各要素進(jìn)行信號(hào)發(fā)生器的設(shè)計(jì)。主要通過FPGA產(chǎn)生行同步信號(hào)、幀同步信號(hào)、像素時(shí)鐘;通過單片機(jī)+串口通信模塊實(shí)現(xiàn)目標(biāo)參數(shù)的更改，并把更改后的參數(shù)傳遞給FPGA，供FPGA產(chǎn)生相應(yīng)運(yùn)動(dòng)的視頻信號(hào);通過視頻制式轉(zhuǎn)換模塊把FPGA生成的視頻數(shù)據(jù)及視頻控制信號(hào)轉(zhuǎn)換成LVDS和CamerLink制式的數(shù)字視頻信號(hào)。

　　2 FPGA控制模塊

　　FPGA具有高集成度、高可靠性以及開發(fā)工具智能化等特點(diǎn)，目前逐步成為復(fù)雜數(shù)字電路設(shè)計(jì)的理想首選。此外FPGA可以通過編程實(shí)現(xiàn)硬件的邏輯功能，大大減少了硬件設(shè)計(jì)的復(fù)雜程度。因此本文以FPGA為核心器件產(chǎn)生視頻信號(hào)，這里選用ALTERA公司的SycloncII系列的EP2C8 F25618N，采用VHDL語言編程生成與數(shù)字視頻有關(guān)的各個(gè)信號(hào)，與單片機(jī)通信接收視頻修改參數(shù)的模塊及得到SDRAM內(nèi)部圖像的模塊。其結(jié)構(gòu)框圖如圖3所示。

?

　　信號(hào)發(fā)生器上電后，F(xiàn)PGA通過與單片機(jī)通信的模塊得到初始視頻各項(xiàng)參數(shù)，根據(jù)參數(shù)進(jìn)行目標(biāo)大小、目標(biāo)灰度、目標(biāo)運(yùn)動(dòng)速度、背景灰度的設(shè)置，然后根據(jù)各項(xiàng)設(shè)置產(chǎn)生視頻數(shù)據(jù)，F(xiàn)PGA幀同步模塊、行同步模塊、像素時(shí)鐘模塊分別產(chǎn)生幀同步、行同步、像素時(shí)鐘，圖像數(shù)據(jù)按以上控制信號(hào)從FPGA中發(fā)送出去。

　　在本文中FPGA各功能模塊根據(jù)基準(zhǔn)時(shí)鐘生成幀同步、行同步、像素時(shí)鐘。這里以50M時(shí)鐘為基準(zhǔn)時(shí)鐘信號(hào)，根據(jù)圖像處理平臺(tái)對(duì)輸入信號(hào)的要求，設(shè)計(jì)的幀同步高電平占33ms，低電平占1.2ms，行同步高電平占35 μm，低電平占8.4μm。這里把50M基準(zhǔn)時(shí)鐘輸入像素時(shí)鐘模塊經(jīng)過鎖相后依然以50M的時(shí)鐘頻率輸出，作為像素時(shí)鐘。由于一行較多，可在程序中進(jìn)行限位，控制每行像素?cái)?shù)。像素的產(chǎn)生主要有兩種方式，一種是通過與單片機(jī)通信得到目標(biāo)像素灰度及背景像素灰度，根據(jù)這兩種灰度產(chǎn)生像素?cái)?shù)據(jù)。另一種方式是通過從連接在FPGA上的SDRAM內(nèi)讀出圖像作為背景，從與單片機(jī)通信得到目標(biāo)灰度，共同形成像素?cái)?shù)據(jù)。

　　2.1 單片機(jī)控制模塊及通信模塊

　　在本設(shè)計(jì)中單片機(jī)作為通信管理芯片。它主要實(shí)現(xiàn)與計(jì)算機(jī)的通信，更改信號(hào)發(fā)生器所產(chǎn)生信號(hào)的各個(gè)參數(shù)，把各個(gè)參數(shù)經(jīng)過整合送給FPGA，以便FPGA根據(jù)參數(shù)控制目標(biāo)的運(yùn)動(dòng)速度、目標(biāo)大小、目標(biāo)灰度及背景灰度。為了保證信號(hào)發(fā)生器能夠方便地和計(jì)算連接，實(shí)現(xiàn)人機(jī)交互，實(shí)時(shí)更改產(chǎn)生的視頻信號(hào)，并且從通信穩(wěn)定可靠出發(fā)，這里采用RS232通信接口。但是因?yàn)橛?jì)算機(jī)每次發(fā)的數(shù)據(jù)較多，這里沒有直接應(yīng)用電平轉(zhuǎn)換芯片把計(jì)算機(jī)和單片機(jī)的串口連在一起，而是通過一片16C650把電平轉(zhuǎn)換芯片和單片機(jī)連在一起，這樣的好處在于16C650內(nèi)部具有32字節(jié)的FIFO，可起到數(shù)據(jù)緩存的作用，使單片機(jī)能夠穩(wěn)定可靠地接收數(shù)據(jù)。

　　2.2 視頻制式轉(zhuǎn)換模塊

　　因?yàn)镕PGA產(chǎn)生的視頻信號(hào)為TTL電平，而目前數(shù)字視頻信號(hào)以LVDS制式和CamerLink制式為主，因此需要進(jìn)行電平轉(zhuǎn)換。這里主要采用把FPGA產(chǎn)生的TTL電平的數(shù)字視頻信號(hào)接入SN75LVDS387得到LVDS制式的視頻信號(hào)，同時(shí)可把該TTL數(shù)字信號(hào)接入DS90CR285得到CamerLink制式信號(hào)。

　　3 軟件設(shè)計(jì)

　　本文軟件設(shè)計(jì)主要對(duì)單片機(jī)和FPGA進(jìn)行編程。其中對(duì)單片機(jī)編程主要應(yīng)用C語言進(jìn)行編程，對(duì)FPGA主要應(yīng)用VHDL語言編寫。其中單片機(jī)程序框圖如圖4所示。FPGA程序流程框圖如圖5所示。

?

　　4 結(jié)論

　　本文介紹了一種基于FPGA的數(shù)字視頻信號(hào)發(fā)生器，具有一定應(yīng)用價(jià)值。