?

　　CPLD按英語說是復(fù)雜可編程邏輯器件，對于一個硬件工程師來說，能應(yīng)用cpld技術(shù)是一個十分強大的能力。它的應(yīng)用可在根本上解決許多數(shù)字電路設(shè)計的問題，能大幅度改變設(shè)計思想，大幅度提高工作效率，甚至可以把以前的數(shù)十顆普通分立芯片的功能用一個芯片實現(xiàn)。它還有一個十分優(yōu)秀的優(yōu)點，在硬件原理設(shè)計和布線的時候，不用考慮引腳的順序，可從布線方便的角度安排需要的信號位置，使得布線難度大幅度降低。由于布線難度下降，直接帶來布線優(yōu)化的好處。本文就cpld初學(xué)者面對的問題做一個簡單描述。希望對有志于學(xué)習(xí)cpld的硬件工程師有所啟發(fā)。

　　我的老師大學(xué)畢業(yè)時，還沒有cpld呢，可現(xiàn)在是他在指導(dǎo)我做fpga設(shè)計工作。

　　1：首先進行的準備是有針對性的學(xué)習(xí)cpld物理構(gòu)造和資源

　　先不要著急去買開發(fā)板，不要著急寫邏輯。了解硬件本身更加重要。Cpld是一個很大的范疇，初學(xué)者會淹沒在眾多廠家、眾多資料的海洋中。針對這個問題，筆者建議大家有所針對的進行知識獲取，推薦大家以altera的max ii系列cpld為突破口，首當(dāng)其沖的就是emp240這顆芯片。把它吃透，則max ii系列的其它都很好理解了，構(gòu)造都一樣，只是資源增加而已。其它廠家的也好用了，因為它們都是大同小異的。之所以選擇emp240是因為它應(yīng)用已經(jīng)很廣泛，市場上容易買到，而且價格便宜，批量買只有8元/片左右。

　　Emp240顧名思義具有240個宏單元。簡單理解就是有240個觸發(fā)器，或者理解成240個bit的存儲單元。這樣都好理解，以后對工程應(yīng)用就容易估算容量了。對于工程來說，一般這么做，首先依據(jù)需求設(shè)計引腳的數(shù)量，然后再在開發(fā)環(huán)境中進行邏輯編寫、軟仿真，這樣，在硬件完全沒有開始之前，就能把邏輯部分全部設(shè)計完，只差物理驗證一步了。仿真分2布，寫邏輯時用quartus自帶的仿真即可。邏輯寫完之后，最好用model sim。Model sim是專門的仿真軟件，功能十分強大，但對初學(xué)者來說，最好先不要介入這個領(lǐng)域。先把cpld用上是最主要的。

　　好了，這樣就把目標縮小到一個點上了。需要花功夫把240的相關(guān)資料吃透，把quartus用熟。到這里，一分錢都不用花。時間用在3個點上：1、240的構(gòu)造和資源，2、quartus軟件使用，3、verilog hdl語言學(xué)習(xí)。

　　設(shè)計中，如果你的邏輯需要100個單元，編譯后會發(fā)現(xiàn)用掉120個單元，這是cpld內(nèi)部布線需要。作為實際應(yīng)用，必須要留20%以上的富余量，比如編譯結(jié)果指示用220個單元，這時就不要用240了，應(yīng)該使用570，因為240的富余量不夠。

　　一個小技巧，針對EPM240和570來說，常用的封裝是T100的，就是TQFP100，這2個芯片的封裝是向下兼容的，因此，設(shè)計時，即便決定使用240，也要按570去畫板子。焊接是兼容的，同時萬一240不夠了，可以改焊570。