隨著半導體技術、嵌人式技術和EDA技術的不斷發展，數字設計技術將逐步取代模擬技術。而FPGA技術是數字技術的最新研究成果，利用FPGA技術進行數字電路的設計是必然趨勢。電子工藝技術的不斷改進使得FPGA的成本不斷降低，用FPGA進行數字電路的設計具有開發周期短、成本低、電路設計簡單的特點。由于生產FPGA的各大廠家在工藝上不斷提升技術，使得FPGA的市場迅速擴大。

　　1 基本設計原理

　　圖l為時間間隔測量系統框圖。

　　圖l中，FPGA模塊作為整個時間間隔測量模塊的核心器件，當有啟動信號時，經光電耦合器進行電平轉換，得出5 V的數字信號。此時，FPGA向時間間隔測量程序發送數字信號1通知，時間間隔測量程序開始測量，當光電耦合器件再次收到信號時，此信號可以設置為停止信號，此時FPGA向時間間隔測量程序發送停止信號，得到兩個信號間的間隔數據，FPGA根據經驗進行分析判斷測量數據是否為正確數據。若為正確測量數據，FPGA向STC單片機發送中斷信息，通知STC單片機進行數據的讀取。此時，STC單片機向FPGA發送控制信號，FPGA根據STC單片機發來的控制信號進行識別，根據控制信號有序地向STC單片機進行數據傳輸。FPGA采用A1tera公司的EPlC3T10017器件進行硬件設計，采用A1-tera公司開發的Quartus II進行軟件設計。

?

?

?

　　2 系統硬件設計

　　系統硬件設計是整個系統的骨架，是數字電路設計的核心部件。所有程序代碼都在FPGA內部運行，但是要使FPGA能夠正常運作，需要架構一些基本的硬件支撐FPGA小型系統。

　　時間間隔測量系統的硬件設計主要包括：信號接口、電源、時鐘等模塊。

　　1)信號接口電路 信號接口電路主要用于接收外部輸入信號并進行電平轉換，以使協處理器得到穩定電平的信號，起到保護協處理器的作用，并起到外部電壓波動的抗干擾作用。

　　2)電源 為使儀器直接與外部的市電220 V相接。這里外部電源采用開關電源220 V轉換5 V，內部電源采用5 V轉換3．3 V電源模塊和5 V轉換1．5 V電源。整個儀器的內部工作電壓為5 V、3．3 V和1．5 V 3種電壓模式。

　　3)時鐘 時鐘模塊是協處理器夠正常工作的保證，同時也是測量儀獲取時間間隔的重要依據，本設計計數功能模塊采用脈沖計數法來獲取時間間隔，設計時需要考慮校準時鐘，以便定期對時鐘進行校準。

　　整個硬件電路原理設計如圖2所示。

?

?

?