Fution系列的FPGA是世界上首個基于Flash構架的模數混合的FPGA，即在數字FPGA的基礎上加入了模擬電路部分，解決了傳統模擬電路和FPGA分離給設計帶來的諸多問題，降低了PCB板的制作難度，縮小了產品的體積。FPGA的可編程性使得系統易于升級。同時在數字系統中引入模擬電路，簡化了系統電路設計。

1 Fution FPGA介紹

Fution FPGA的主要特點主要體現在：

(1)單芯片：無需配置芯片；

(2)高安全性：晶體管受7層金屬保護，具有AES和Flash Lock加密技術；

(3)高可靠性：對高能量粒子轟擊具有免疫作用，具有很強的固件錯誤免疫功能；

(4)上電即行：上電時間非常短，一般只有幾十個微秒左右；

(5)低功耗：無論是動態功耗還是靜功耗都低于競爭對手，IGLOO最低可達5 ?滋W;

(6)低系統成本：無需配置芯片，小功率電源芯片，無需加密芯片，PCB面積更小。

Fusion系列FPGA內部框架如圖1所示。

2 片上系統的實現原理

具體片上系統框圖如圖2所示。經過心電信號采集傳感器采集的心電信號接入12位ADC，ADC將心電模擬信號轉換成數字信號被BUF鎖存，然后送給Core8051供其采集處理。Core8051中設計算法，將ADC傳來的數據轉換成VGA可以顯示的數據，然后送給VGA驅動模塊。

2.1 ADC模塊設計

Fution FPGA內含采樣精度和轉換時間可以靈活配置的AD轉換器，為靈活的AD轉換方案提供了可能性。作為一種逐次逼近型ADC，這種轉換器具有高達600 Ks/s采樣率，器件內部具有2.56 V的參考源，誤差在12位模式下為±6 LSB，具有自動校準功能。

利用FPGA內部邏輯單元對ADC進行配置：設置ADC精度為12位，參考電壓采用幅值為2.56 V精度為1%片內電壓源供電，同時FPGA內部的ADC具有Prescaler（預處理器），所以可以靈活地設置采樣電壓的范圍，更進一步保證了AD轉換的精確度。ADC初始化工作過程如下：

(1)等待ADCRESET管腳釋放無效；

(2)ADCRESET管腳釋放無效后，ADC上電自校準；

(3)上電校準后（CALIBRATE=1）,對ACM 進行配置；

(4)配置完成后，通過ADC_START來使ADC工作。

FPGA內部邏輯單元進行ADC的配置和初始化工作，從而控制ADC采樣，具體過程如圖3所示。

function ImgZoom(Id)//重新設置圖片大小 防止撐破表格 { var w = $(Id).width; var m = 650; if(w

2.2 控制核心Core8051模塊設計

FPGA內部可以嵌入高速的Core8051處理器內核，它是整個系統的核心，負責有序地調用其余各功能模塊，同時又兼有數據處理任務，負責將ADC傳來的數據轉換成VGA可以顯示的數據。Core8051的硬件配置非常靈活，時鐘速度可以達到33 MHz，ROM的大小可以根據需要靈活地設置，該設計配置為64 KB。片內DATA RAM僅需256 B即可完成驅動VGA的功能，也可以擴展外部64 KB RAM，從而完成更強大的軟件功能。系統中設置單片機的片內DATA RAM為256 B，并通過系統總線擴展了外部64 KB的SRAM，系統框圖如圖4所示。

2.3 彩色顯示驅動模塊

比較成熟的TFT_LCD顯示驅動的開發大多數基于ARM[2-3]、DSP[4]的平臺。然而本系統使用的處理器是Coer8051，所以沒有辦法移植原有的驅動模塊。又因為圖像數據比較大，對處理器運算能力的要求比較高，所以結合Core8051和FPGA的特點重新設計了一種算法，降低需要處理的數據量，從而在Core8051的能力范圍內來完成心電圖像信息的顯示。

為了顯示一幅完整的圖像，按照液晶掃描的時鐘順序將事先準備好的一幀圖像數據逐次地輸入到數據端口，從而完成一幀圖像的顯示。由于要顯示的圖像只有心電信號是動態變化的，而其他的都是相對靜止不動的，也就是每一次掃描時數據信息是不變化的，整幅的圖像被分成動態的（心電圖像）和靜態的（背景、標度）兩部分。動態的由Core8051產生，并在特定時刻輸入到TFT_LCD；靜態的圖像信息事先存儲到FPGA中的存儲器中，每掃描一次都按照特定的順序輸入到LCD。通過這種方法，Core805就只需處理心電信號的信息，從而大大地減少了圖像數據的處理量，并完成圖像的顯示。該模塊的設計完成了低端處理器很難完成的實時彩色界面的驅動，即僅使用帶有256 B RAM的Core8051就可以顯示256色界面。

根據上述設想，可將液晶屏分成動態部分和靜態部分，如圖5所示。

圖5中除了“心電信號動態顯示區”中顯示出動態的心電圖像，其他部分包括“動態顯示區”中的背景圖像信息全部事先存儲在FPGA內部的Flash存儲器中。

動態顯示區可以用兩組數據來標注，設為：x0，y0，x1，y1，則這個動態顯示區每個定點的坐標就可以表示為（x0，y0）(x0，y1)(x1，y0)(x1，y1)。如圖5所示， 橫坐標表示時間t/s，縱坐標表示心電信號的幅值大小U/v，（x0，y0）處為（0，0）坐標點。在Core8051的基礎上設計編碼算法，對采集到的心電信號進行編碼，然后將心電信號轉換成顯示屏的坐標信號，然后根據坐標信號計算出心電圖像的數據，并在掃描時鐘的控制下逐次將數據按照順序輸入到LCD中， 這樣即可實現動態的心電圖像的顯示。 function ImgZoom(Id)//重新設置圖片大小 防止撐破表格 { var w = $(Id).width; var m = 650; if(w

心電信號動態顯示區的設計采用了3種方法，分別為：

(1)移位寄存器法。在FPGA內部構建一個240位移位寄存器作為心電圖像的緩存，Core8051實時地采集數據然后發送到移位寄存器內部，同時CRT驅動模塊按照自己的時序來不斷地掃描移位寄存器，從而顯示出心電圖像。這種方法的缺點是動態曲線顯示的連續性不好。

(2)雙RAM緩存法[5]。利用Core8051外部擴展的64 KB

RAM作為心電波形信號的緩存，同時在CRT驅動模塊中再設計一個心電波形顯示緩存，這樣Core8051就可以先采集心電信號存儲在外部擴展的64 KB RAM中，達到某一數量后，連續地發送給CRT驅動模塊中的緩存，從而顯示出動態的心電信號圖像。該設計的一個最大優點是圖像顯示連續（沒有拋棄任何時刻的心電數據），同時又可以根據需要選擇觀察采集到的任何時刻的心電波形。但由于要采集一定數量的心電波形數據，因此心電波形的顯示會有一定時間的延時。

(3)單RAM緩存法。在Core8051沒有擴展外部64 KB RAM的前提下設計的，利用一個雙端口的RAM作為動態顯示區的圖像緩存，Core8051通過其中的一個寫端口向圖像緩存中寫入數據，VGA控制器通過另外一個端口從圖像緩存中讀出數據，兩者互不影響。同時設計算法使雙端口RAM具有位讀寫能力，即利用Core8051來靈活地讀寫雙端口RAM中的任何一位,這樣對圖像數據的處理就非常靈活了。這種設計的最大優點是如方法(1)一樣可以實時地顯示。

本文結合(2)、(3)兩種方法進行系統的設計，彌補了各種方案的缺點，實現了動態、實時顯示的功能，使得片上系統的功能變得完善。這種設計結合了FPGA的可編程性成功解決了低端8位處理器無法驅動彩色TFT_LCD動態、實時顯示的問題。在此基礎上，還可以利用FPGA和Core8051的資源開發其他的功能模塊，例如與PC機的通信、SD卡大量心電數據存儲、心電分析與報警等。

3 系統測試及結果

心電信號能力集中在中低頻段，隨著頻率的升高，響應的能量也逐漸降低[6]。利用信號發生器產生不同頻率和幅值的正弦信號來模擬心電信號，并將其加到心電信號輸入端口，可以看到CRT顯示器上顯示出和輸入信號完全一致的正弦波形，沒有任何失真。

Fution模數混合信號芯片的誕生給小型化、便攜式片上系統的設計帶來了可能,本文通過對FPGA各種資源的綜合應用完成了一種心電監護儀的片上系統的設計，通過實際的測試驗證了它的準確性。系統的所有功能都是在FPGA上完成的，所以它的單芯片性和FPGA可編程性，給產品的升級帶來了極大的便利。