今年最受期待的演講之一來自英特爾，他在展會上概述了即將推出的英特爾 4 工藝的物理和性能特征，該工藝將用于定于 2023 年發布的產品。英特爾的發展4 工藝對英特爾來說是一個重要的里程碑，因為它是英特爾第一個采用 EUV 的工藝，也是第一個超越陷入困境的 10nm 節點的工藝——這使英特爾第一次有機會重回正軌，重新獲得晶圓廠的霸主地位。

　　英特爾計劃于周二在題為“具有針對高密度和高性能計算優化的高級 FinFET 晶體管的英特爾 4 CMOS 技術”的演講/論文中發表他們的英特爾 4 演示。但今天早上，在展會開始前，他們重新發布了論文及其所有相關數據，讓我們第一次看到英特爾正在獲得什么樣的幾何形狀，以及有關所使用材料的更多信息。

　　Intel 4 以前稱為 Intel 的 7nm 工藝，是 Intel 第一次在其芯片上使用 EUV 光刻技術。很長一段時間內，EUV 的使用既可以讓英特爾繪制更先進的制造節點所需的那種更小的特征，同時讓英特爾通過今天的多核技術減少所需的制造步驟數量。圖案化 DUV 技術。不同尋常的是，英特爾發現自己是進入 EUV 的三大晶圓廠中的最后一家——該公司將 EUV 傳遞給 10nm 代，因為他們覺得它還沒有準備好，然后延遲 10nm 和 7nm 推遲了英特爾的 EUV 采用點顯著地。因此，英特爾將在 EUV 驅動的收益基礎上迅速崛起，盡管他們仍然需要彌補失去的時間和臺積電的經驗優勢。

　　英特爾 4 的開發對公司來說也是一個關鍵時刻，因為它最終讓他們擺脫了陷入困境的 10nm 工藝。雖然英特爾已經設法制造出適合其 10 納米工藝節點的產品——尤其是他們最新的 10 納米增強型 SuperFin 變體，我們更好地稱為英特爾 7——但它并非完全沒有太多的血汗和歲月。英特爾認為，他們試圖用 10nm 一次做太多事情——無論是在縮放方面還是在太多新的制造技術方面——這反過來又讓他們倒退了好幾年，因為他們解開了這些混亂，發現并迭代出了什么問題。不出所料，英特爾在他們的第一個 EUV 節點上沒有那么激進，而且公司總體上采取了更加模塊化的開發方法，允許實施新技術（并且，

　　　　今年最受期待的演講之一來自英特爾，他在展會上概述了即將推出的英特爾 4 工藝的物理和性能特征，該工藝將用于定于 2023 年發布的產品。英特爾的發展4 工藝對英特爾來說是一個重要的里程碑，因為它是英特爾第一個采用 EUV 的工藝，也是第一個超越陷入困境的 10nm 節點的工藝——這使英特爾第一次有機會重回正軌，重新獲得晶圓廠的霸主地位。

　　英特爾計劃于周二在題為“具有針對高密度和高性能計算優化的高級 FinFET 晶體管的英特爾 4 CMOS 技術”的演講/論文中發表他們的英特爾 4 演示。但今天早上，在展會開始前，他們重新發布了論文及其所有相關數據，讓我們第一次看到英特爾正在獲得什么樣的幾何形狀，以及有關所使用材料的更多信息。

　　Intel 4 以前稱為 Intel 的 7nm 工藝，是 Intel 第一次在其芯片上使用 EUV 光刻技術。很長一段時間內，EUV 的使用既可以讓英特爾繪制更先進的制造節點所需的那種更小的特征，同時讓英特爾通過今天的多核技術減少所需的制造步驟數量。圖案化 DUV 技術。不同尋常的是，英特爾發現自己是進入 EUV 的三大晶圓廠中的最后一家——該公司將 EUV 傳遞給 10nm 代，因為他們覺得它還沒有準備好，然后延遲 10nm 和 7nm 推遲了英特爾的 EUV 采用點顯著地。因此，英特爾將在 EUV 驅動的收益基礎上迅速崛起，盡管他們仍然需要彌補失去的時間和臺積電的經驗優勢。

　　英特爾 4 的開發對公司來說也是一個關鍵時刻，因為它最終讓他們擺脫了陷入困境的 10nm 工藝。雖然英特爾已經設法制造出適合其 10 納米工藝節點的產品——尤其是他們最新的 10 納米增強型 SuperFin 變體，我們更好地稱為英特爾 7——但它并非完全沒有太多的血汗和歲月。英特爾認為，他們試圖用 10nm 一次做太多事情——無論是在縮放方面還是在太多新的制造技術方面——這反過來又讓他們倒退了好幾年，因為他們解開了這些混亂，發現并迭代出了什么問題。不出所料，英特爾在他們的第一個 EUV 節點上沒有那么激進，而且公司總體上采取了更加模塊化的開發方法，允許實施新技術（并且，

　　反過來，英特爾 4 將首先用于英特爾即將推出的 Meteor Lake 客戶端 SoC，該 SoC 有望成為英特爾第 14 代酷睿處理器家族的基礎。盡管要到 2023 年才發貨，但英特爾已經按照公司典型的啟動流程在他們的實驗室中啟動并運行了 Meteor Lake 。除了在工藝技術上取得顯著進步外，Meteor Lake 還將成為英特爾的第一個基于 tile/chiplet 的客戶端 CPU，它使用混合用于 I/O、CPU 內核和 GPU 內核的 tile。

　　Intel 4 物理參數：密度比 Intel 7 高 2 倍，鈷繼續使用

　　深入英特爾 4 進程，英特爾已著手解決一些不同的問題。首先，當然是密度。英特爾正在努力保持摩爾定律的活力，雖然 Dennard 縮放的同時死亡意味著在每一代上點亮兩倍數量的晶體管不再是一件簡單的事情，更高的晶體管密度可以在相同的硬件上提供更小的芯片，或者使用更新的設計投入更多的內核（或其他處理硬件）。

　　比較英特爾 4 和英特爾 7

　　英特爾在本周的論文中發布的數據中，英特爾 4 的鰭片間距降至 30 納米，是英特爾 7 的 34 納米間距的 0.88 倍。同樣，接觸柵之間的間距現在為 50nm，低于之前的 60nm。但最重要的是，最低層 （M0） 的最小金屬間距也是 30nm，是 Intel 7 上 M0 間距大小的 0.75 倍。

　　英特爾的庫高度也被降低了。Intel 4 上高性能庫的單元高度為 240nm，僅為 Intel 7 上 HP 單元高度的 0.59 倍。

　　因此，英特爾聲稱英特爾 4 的密度比英特爾 7 增加了 2 倍——或者更具體地說，晶體管的尺寸減少了一半——這是傳統的全節點晶體管密度的改進。

　　由于芯片是二維結構，英特爾為此使用的度量標準是將 HP 單元高度乘以接觸的多晶硅間距，這實際上是單元的寬度。在這種情況下，英特爾 7 獲得 24，408 nm 2，英特爾 4 獲得平坦的 12，000 nm 2，是基于英特爾 7 的單元面積的 0.49 倍。

　　當然，并非每種類型的結構都以相同的因素與新的工藝節點進行擴展，英特爾 4 也不例外。據該公司稱，英特爾 4 上的 SRAM 單元的大小僅為英特爾 7 上相同單元的 0.77 倍左右。因此，雖然標準化邏輯單元的密度翻了一番，但 SRAM 密度（對于等效 SRAM 類型）僅提高了 30% 左右。

　　而且，不幸的是，雖然英特爾在談論標準單元的密度，但他們并沒有正式披露實際的晶體管密度數據。目前，英特爾告訴我們的是，整體晶體管密度與他們目前提供的 2 倍數字相得益彰。根據我們對英特爾 7 及其 HP 庫每 mm 2密度 8000 萬個晶體管的了解，英特爾 4 的 HP 庫將達到 160MTr/mm 2左右。

　　由于這些數字是針對英特爾的低密度高性能庫的，因此顯而易見的后續問題將是針對高密度庫的數字——傳統上，這些數字會進一步壓縮以換取降低的時鐘速度。然而事實證明，英特爾不會為英特爾 4 開發高密度庫。相反，英特爾 4 將是一個純粹的高性能節點，高密度設計將伴隨后續節點英特爾 3 出現。

　　這一不同尋常的發展源于英特爾在工藝節點開發方面的模塊化努力。在未來五年左右的時間里，英特爾基本上采用了類似滴答滴答的策略進行節點開發，英特爾基于新技術（例如 EUV 或高 NA 機器）開發了一個初始節點，然后在此基礎上開發了更多的節點。精煉/優化的繼任者。就英特爾 4 而言，雖然它在英特爾的晶圓廠內為 EUV 做重要的開創性工作，但該公司更大的計劃是讓英特爾 3 成為其長期、長壽命的 EUV 節點。

　　所有這一切都意味著英特爾不需要英特爾 4 的高密度庫，因為它計劃在一年左右的時間內被功能更全面的英特爾 3 所取代。由于英特爾 3 在設計上與英特爾 4 兼容，因此可以清楚地看到英特爾如何在時間表允許的情況下推動其自己的設計團隊使用后者的流程。英特爾代工服務客戶也將處于類似的境地——他們可以使用英特爾 4，但 IFS 更專注于提供對英特爾 3 的訪問和設計幫助。

　　回到 Intel 4 本身，與 Intel 的 10nm 工藝相比，新節點對金屬層進行了重大更改。眾所周知，英特爾在其 10nm 工藝的最底層用鈷代替了銅，該公司認為出于晶體管壽命（抗電遷移）的原因，這是必要的。不幸的是，從性能（時鐘速度）的角度來看，鈷并沒有那么好，長期以來一直懷疑轉向鈷是英特爾 10nm 開發的主要絆腳石之一。

　　反過來，對于英特爾 4，英特爾正在后退半步。該公司仍在其工藝中使用鈷，但現在他們使用的不是純鈷，而是他們所謂的增強銅 （eCu），即銅包覆鈷。eCu 背后的理念是兩全其美，保持摻雜銅金屬化層的性能，同時仍獲得鈷的抗電遷移優勢。

　　比較了不同冶金選項的電遷移壽命和線路電阻。

　　雖然英特爾不再使用純鈷，但在某些方面，他們對鈷的使用總體上正在增加。英特爾的 10nm 工藝僅將鈷用于接觸柵極和前兩個金屬層，而英特爾 4 正在將 eCu 的使用擴展到前 5 個金屬層。因此，芯片中完整金屬層堆棧中最低的三分之一使用的是英特爾的鈷包銅。然而，英特爾已經從柵極本身中去除了鈷。現在是純鎢，而不是鎢和鈷的混合物。

　　總而言之，英特爾 4 的金屬層數量比英特爾 7 有所增加。后者有 15 個用于邏輯的金屬層，而英特爾 4 擠進了第 16層。這與通常的兩層電源布線相連，英特爾稱其為巨型層，因為它們的間距相對較大，分別為 1080nm 和 4000nm。

　　除了更緊密的柵極和金屬層間距之外，英特爾還通過更改互連設計規則來提高密度的另一個領域。在 Intel 4 中，Intel 已經轉向他們所謂的網格互連設計，簡而言之，它只允許按照預定網格放置金屬層之間的通孔。以前，過孔可以放置在任何地方，這具有一定的靈活性，但也有其他權衡。

　　設計規則從傳統（左）更改為網格（右），通過降低電容來提高產量和性能

　　據英特爾稱，網格的使用通過減少可變性提高了工藝的產量，以及它們如何優化設計。該開關還有一個額外的好處，就是讓英特爾不必為他們的互連使用復雜的、多圖案的 EUV。

　　最后，如前所述，EUV 的使用還允許英特爾減少制造芯片所需的步驟數量（和掩模數量）。雖然該公司沒有提供絕對數量，但相對而言，英特爾 4 需要的掩模數量比英特爾 7 少 20%。如果英特爾不這樣做，所需掩模的數量反而會激增 30% 左右，因為需要多模式步驟。

　　廣泛使用 EUV 可實現特征縮放和工藝簡化

　　EUV 的使用也對英特爾的產量產生了積極影響。盡管該公司沒有提供確切的數字，但步驟數量的減少減少了任何會在晶圓上引入缺陷的錯誤的機會。

　　英特爾 4 性能：等功率下性能提高 21.5%/等頻下功率降低 40%

　　拋開密度改進不談，英特爾在英特爾 4 工藝中看到了什么樣的性能改進？簡而言之，英特爾在頻率和能效方面都獲得了高于平均水平的收益。

　　行業標準內核的電路分析顯示，在 0.65V 電壓下，與 Intel 7 相匹配的電源性能提升了 21.5%。在高壓下，8VT 流量比 6VT 可實現 5% 的性能增益。

　　在 0.65v 的等功率下，英特爾的時鐘速度與英特爾 7 相比提高了 21.5%。話雖如此，0.65v 處于曲線的低端，英特爾的圖表確實顯示隨著你走得更遠，收益遞減電壓；在 0.85v 及以上時，等功率增益接近 10%。據英特爾稱，他們可以通過使用專為更高閾值電壓 （8VT） 設計的電池再擠出 5% 左右的電量，但與標準電池相比，其總功耗會更高。

　　如果我們從另一端來看，英特爾報告稱，英特爾 4 在電源效率方面的收益更大。在等頻（在本例中為 2.1GHz 左右）下，英特爾的功耗降低了 40%。隨著頻率的增加，收益再次遞減（直到英特爾 7 達到其實際極限），但它比性能/頻率增益更一致。這反映了我們在其他進程節點上看到的情況——包括英特爾 7 在其發布時——在這些節點中，較新的節點正在以比它們實現更高時鐘速度的速度更快的速度降低功耗。可以想象，一個基于 Intel 4 進程的完整 CPU 可以節省大量電力——只要您不介意它的時鐘頻率不會比以前更高。

　　總而言之，英特爾論文中概述的性能提升反映了他們迄今為止一直聲稱的性能提升，例如在去年夏天的工藝路線圖更新中討論的英特爾 4 的每瓦性能提升 20%。去年，英特爾一直在接近英特爾 4 開發的終點線，因此正如他們的論文概述的那樣，他們似乎正在實現性能提升。

　　同時，英特爾還報告了從英特爾 7 到英特爾 4 成本擴展的良好發展，盡管該公司再次沒有提供具體數字。1 個 EUV 層最終確實比 1 個 DUV 層更昂貴，但由于 EUV 消除了一堆多重圖案，它有助于通過減少總步驟數來降低總成本。轉向 EUV 也減輕了英特爾的資金壓力，因為英特爾 4 不需要那么多的潔凈室空間（盡管總體上絕不是很小的數量）。

　　最終，隨著英特爾希望在 2023 年推出 Meteor Lake 和其他第一代英特爾 4 產品，英特爾能夠以多快的速度讓他們的新工藝節點啟動并運行到大批量制造的標準，還有待觀察。隨著英特爾實驗室中已經有 Meteor Lake 樣品，英特爾離最終進入 EUV 時代越來越近。但對于英特爾來說，實現他們的所有目標不僅意味著擴大希爾斯伯勒開發工廠的生產規模，而且還需要掌握將其工藝復制到愛爾蘭和其他英特爾工廠的有趣任務，這些工廠將用于英特爾 4。

?