基于DSP芯片TMS320C32PCMA50實現捷聯慣性制導系統的設計

1 引言

捷聯慣性制導是隨著計算機技術的發展而發展起來的慣性制導技術，由于它是用一個數學平臺來代替平臺式慣性制導系統中的陀螺穩定平臺，因而具有成本低、結構簡單、體積小、可靠性高等優點。但正是由于沒有穩定平臺，其慣性器件的測量值就不能直接用于導航計算，而必須先經過復雜的數學變換把其變為符合導航計算要求的值，這樣捷聯慣性制導在計算上十分復雜，同時對計算裝置的性能也提出了很高的要求。

2捷聯慣性制導的工作原理

由于去掉了穩定平臺，捷聯慣性制導將慣性器件直接固聯于彈體上。這樣，其慣性器件所測得的值便是沿彈體坐標系軸向的測量值。由于彈體坐標系是運動坐標系，而導航計算是以參考坐標系（導航坐標系）為參照來確定彈的位置、速度、姿態等運動參數的。因此，彈體坐標系下的測量值不能直接用于導航計算，而必須先對它們進行變換，以將其變換到導航坐標系，然后再進行導航計算。具體的變換會因所選的參考坐標系的不同而有所不同，其基本過程如下：

（1）計算機根據陀螺的輸出計算出姿態角；

（2）根據姿態角參數，確定用來進行坐標變換的方向余弦矩陣；

（3）把彈體坐標系下的加速度用方向余弦矩陣變換到導航坐標系下；

（4）根據相應的力學編排方程算出彈體的即時速度、位置等制導參數。

圖1所示是一個捷聯慣性制導的工作原理示意圖。該系統的坐標系變換過程需要進行大量的矩陣運算，而變換后的導航計算主要是積分運算。因此，從計算方面來看，捷聯慣性制導在計算上是很復雜的，沒有相當的硬件支持是無法實現的。但從其它方面來看，省掉穩定平臺又使得捷聯慣性制導系統具有結構簡單，可靠性高，容易制造，體積小，重量輕，成本低等特點。所以，捷聯慣性制導利用數學技術實現了系統結構的簡化，并由此帶來了工程技術上的優越性。因此，小型戰術制導武器系統很適合采用這種技術。

3 捷聯慣性制導系統的設計

3．1 DSP技術介紹

DSP（數字信號處理器）是一種特殊結構的微處理器，該類器件原本主要是用來對數字信號進行快速傅立葉變換（FFT）、離散余弦變換（DCT）、卡爾曼濾波等運算量極大且要求實時計算的系統進行處理的。為達到快速進行數字信號處理的目的，DSP芯片應有一些特殊硬件結構，具體表現如下：

（1）哈佛結構：哈佛結構是并行體系結構，主要特點是將程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器是兩個互相獨立的存儲器，每個存儲器獨立編址，獨立訪問。與兩個存儲器相對應的是系統中的程序總線和數據總線，這兩條總線可使數據吞吐量提高一倍。

（2）流水線操作：該操作與哈佛結構相關，DSP芯片廣泛采用流水線操作方式以減少指令執行時間，增強處理器的處理能力；

（3）專用的硬件乘法器：乘法可以在一個指令周期內完成；

（4）特殊的DSP指令：DSP芯片使用專門用于數字信號處理的特殊指令；

（5）快速的指令周期：由于采用哈佛結構、流水線操作、專用的硬件乘法器、特殊的DSP指令再加上集成電路的優化設計，因此，DSP芯片的指令周期可降到20ns以下，而快速的指令周期則可使DSP芯片能夠實現很多實時計算的應用。

可以看出，DSP的高速實時計算能力很強。因此，捷聯慣性制導需要進行的大量實時計算非常適合用DSP芯片來實現。

3．2 制導系統電路設計

捷聯慣性制導理論將整個系統電路按功能分成三大模塊，即計算機模塊、數據采集模塊、通訊與控制接口模塊。其中計算機模塊負責全系統所有的計算和控制工作；數據采集模塊負責從慣性器件采集數據；通訊與控制接口模塊負責計算機模塊與系統外其它設備的通訊工作和對彈體飛行控制機構的控制工作。三大模塊之間通過總線進行互連。其系統功能結構示意圖如圖2所示。從圖中可以看出，計算機模塊是全系統的核心，是唯一有計算能力的部分，系統中所有軟件功能均在此實現。所以，本模塊設計的好壞對整個系統的性能影響很大，是系統全部電路設計的關鍵。下面重點介紹這部分電路的設計。

對于一個計算機電路來說，決定其性能的最重要部分當然是處理器。所以，本模塊采用什么樣的處理器也就成了這部分電路設計的重點。綜合捷聯慣性制導的特點和系統的設計要求，選用TI公司的TMS320C32PCMA50（簡稱C32）作處理器。C32是一種32位高性能浮點數字信號處理器（DSP），與一般的DSP芯片相比，C32允許數據存放在程序存儲器中并被算術運算指令直接引用，從而增強了芯片的靈活性；另外，C32也可以將指令存儲在高速緩沖器Cache中。這樣，當執行此指令時，就不需要再從存儲器中讀取指令，從而節約了一個指令周期的時間。C32的運算速度高達60MFLOPS（每秒百萬次浮點運算）和25MIPS（每秒百萬次指令）。所以，不論從速度上，還是精度上，C32都完全可以滿足捷聯慣性制導系統的設計要求。

系統中的計算機模塊電路一般由狀態監控、系統恢復和計算機電路組成。本模塊電路示意圖見圖3所示。該模塊是全系統的核心，而C32 DSP更是核心中的核心。因此，有必要對其進行專門的監控，以保證其正常運行。設計時可通過狀態監控電路來對C32 DSP和電源進行監控，以防因偶然情況出現死循環、程序偏離預定流程而導致系統失效。

慣性制導系統是歷史信息敏感型系統，如果系統因故重啟后沒有歷史信息，其后的導航計算就沒什么意義。所以有必要對系統運行的一些重要信息進行保存，以便重啟后能迅速接替以前的工作。為此，本系統采用了兩條措施：第一是使用高速自動存儲E2PROM對數據存儲器中的重要數據進行自動備份；第二是使用一個具有備份電源的實時時鐘芯片來記錄從上一次導航數據保存時刻到重啟后讀取導航歷史信息之間的時間長度。該實時時鐘芯片在主電源掉電后能利用備份電源提供幾十秒的電能。系統恢復電路就由上述兩個芯片構成。

計算機電路是本模塊的核心電路，它由C32 DSP、SRAM、FLASHROM和CPLD構成。為提高性能，該電路采用32位數據總線和24位地址總線。同時，由于C32被設置成了微機工作模式，因而具有自主引導功能。系統程序固化在FLASHROM中，SRAM則用作數據存儲器。將CPLD作為C32和外圍芯片的接口可實現很多邏輯電路功能。外圍芯片與C32的連接需要有一個唯一的I／O地址，因此在CPLD中設計的I／O地址分配電路可為每個外圍芯片分配一個I／O地址。另外，C32本身的外部中斷源只有四級（個），而系統中需要通過中斷來執行的程序又不止四個，故采用中斷和查詢相結合的辦法來解決這個問題。由于同一級中斷中包括好幾個中斷源，這樣，在該級中斷響應時再對具體的中斷源進行查詢即可確定需要具體響應哪個中斷源。因此，在CPLD中設計了中斷分配電路。對于啟動和運行時間都很嚴格的中斷源來說，可由各種頻率的時鐘信號來對其進行觸發。所以，CPLD中還設計了時鐘分頻電路，即用系統的精確時鐘來分頻以產生所需的各種頻率時鐘。

對于I／O地址分配電路、中斷分配電路和時鐘分頻電路，如果用標準邏輯器件（74系列或54系列）來實現，將需要很多芯片，這樣一方面將使電路部分的體積和功耗增加；另一方面也會使電路的規模擴大、復雜性增加、可靠性下降。因此，這三個電路可用CPLD（復雜可編程器件）來實現。為了充分利用CPLD 的靈活性，系統中其它的一些邏輯電路也被放到這里。這樣，在一片170mm×170mm的小芯片

中就可實現系統所需的大量邏輯功能。

3．3 系統程序設計

導航、制導計算都屬于實時計算。要實現這一要求，軟件就必須結合硬件來進行設計，以充分發揮硬件的功能。本設計充分利用了系統的中斷功能，并以中斷為主來進行程序設計，以使系統中各個部分的具體功能都可通過中斷程序來實現。其系統工作過程如下：

加電開機→FLASH中的程序調入內存→系統初始化、自檢→導航信息恢復→安裝中斷程序→打開中斷→待機。

該系統的軟件包括主程序、子程序和各中斷響應程序等部分。

其中主程序是系統程序的框架，重要的初始化參數主要在主程序中定義，主程序通過調用子程序來完成系統初始化、自檢、導航信息恢復、系統配置、中斷程序配置等功能。其中，系統自檢程序主要檢測CPU、SRAM以及各接口芯片的工作是否正常。引導程序主要根據系統硬件中存儲的狀態信息來確定導航計算的起點。主要狀態信息有：系統是加電開機還是死機后重新啟動，以及上一次保存數據與當前的時間間隔等。根據系統硬件中保存的狀態信息和非易失存儲器中保存的導航信息可確定當前導航計算的基準點。系統主程序流程如圖4所示。

子程序主要用來完成一些特定的功能，包括導航子程序、控制子程序、通訊子程序和卡爾曼濾波子程序等。

中斷程序由硬件中斷觸發，除完成現場保護和硬件信息處理外，還可根據需要調用導航子程序、控制子程序、通訊子程序、狀態監控子程序、卡爾曼濾波程序等，同時在處理完成后恢復現場并向主程序返回數據。