1、引 言

所謂可移植性是指系統或電路不改動或者通過跳線、可編程器件的擦寫等簡單改動就可以適應不同的外部系統的能力?？梢浦残杂袃煞矫娴暮x：一是系統或電路可調；二是系統或電路可以適應不同的外部系統。

如果DSP小系統的接口電路同時也可以應用于普通PC機，將會在很大程度上節約成本，同時大大方便了系統的功能測試過程，也非常有利于故障隔離，避免了DSP小系統幾個接口電路同時調試所帶來的故障定位復雜問題。

可移植性設計就是在系統設計的時候考慮系統的可移植性要求，相應采取的一些措施。其要研究的問題主要是如何使電路對不同外部系統的通用性更強以及如何使電路更加靈活。 在本論文中，所搭建的DSP小系統同樣需要調試，可靠性未知，而該小系統的某些性能只有通過接口電路才能進行測試。為了解決這些問題，本文設計了一種可行的接口電路可移植方案，使得我們可以在可靠性和性能都比較好的PC機上調試接口電路性能，給DSP小系統設計帶來了方便，同時也大大加快了研制進度。

2、 DSP小系統的簡單組成

本論文中所搭建的小系統由TMS320VC5402芯片、Flash存儲器（可快速擦寫非易失性存儲器）、兩鐘電路、監控復位電路、總線緩沖器、電平轉換器鐘以及仿真接頭等組成，如圖1所示。

時鐘電路由晶振產生連續脈沖信號，經由DSP芯片中的鎖相環倍頻作為系統時鐘。監控和復位電路用來當DSP工作不正常時發出復位信號。總線緩沖器接出自定義的DSP擴展總線，電平轉換電路用來使DSP的3．3V電平與外部5V電子協調。而另外一個組件--仿真接頭用來接上普通PC機，以進行仿真調試。

3、可移植性基本設計

在設計DSP小系統總線時充分考慮了可移植性要求，總線的管腳布局和普通PC機的ISA總線的管腳布局完全相同。在DSP總線管腳定義中，數據總線和地址總線的定義和ISA總線的定義完全相同。DSP系統的用戶外部中斷INT0～INT3，與ISA總線INT3～INT6的位置一樣。另外，其他一些通用的控制信號二者也盡量做到一致。

在接口電路中，盡量使用CPLD或FPGA器件，可根據不同外部系統的要求對器件進行擦寫。

4 、I／O讀寫和中斷操作可移植性設計

接口電路最重要的功能是對外部I／O的讀寫和接收外部中斷，因此，I／O讀寫和中斷操作的可移植性設計尤其重要。

4．1 DSP小系統和PC機的讀寫和中斷操作比較

DSP小系統的讀寫時序有一些比較顯著的特點，其和普通PC機讀寫時序有著很大不同。DSP系統的I／O讀、寫時序分別如圖2和圖3所示。

其中：IS是數據和I／O空間選擇信號。只有與某一外部空間通信時，相應的選擇信號才為低電平。他們的有效期和地址信號的有效期相對應。

IOSTRB為I／O選通信號。IOSTRB平時為高電子，當CPU尋址外部I／O設備時為低電平；

R／W為讀／寫信號。R／W指示CPU與外部器件通信期間數據傳送的方向。R／W一般情況下為讀方式（即高電平）只有當DSP執行一次寫操作時才變成低電平。

4．2 讀寫和中斷的通用性設計

在原理設計時，設置跳線可根據DSP系統和普通PC系統的不同來切換讀寫信號，原理電路如圖4和圖5所示。

其中：圖中的DSP系統P-IS引腳對應PC系統的寫信號；P-R／W信號對應PC機的讀信號。

中斷產生電路做人CPLD器件，根據外部系統對中斷信號要求的不同，在系統對CPLD器件進行擦寫。

5、 結 論

本文提出的方案在實際應用中證明是可行的，使用該方案的接口電路通過在PC機上進行功能調試驗證了可靠性，用該接口電路再和所搭的DSP小系統聯調，很好地隔離了故障，為電路調試帶來了很大方便。

責任編輯：gt