單片微型計(jì)算機(jī)（Single Chip Microcomputer）簡(jiǎn)稱(chēng)單片機(jī)，是把組成微型計(jì)算機(jī)的主要功能部件（CPU、RAM、ROM、I/O口、定時(shí)/計(jì)數(shù)器、串行口等）集成在一塊芯片中，構(gòu)成一個(gè)完整的微型計(jì)算機(jī)。

單片機(jī)主要面對(duì)測(cè)控對(duì)象，突出的是控制功能，所以它的芯片內(nèi)集成了很多面向測(cè)控對(duì)象的接口電路，如ADC（Analog to Digital Converter，模數(shù)轉(zhuǎn)換器）、DAC（Digital to Analog Converter，數(shù)模轉(zhuǎn)換器）、高速I(mǎi)/O口、PWM（Pulse Width Modulator，脈沖寬度調(diào)制器）、WDT（Watch Dog Timer，監(jiān)視定時(shí)器，俗稱(chēng)“看門(mén)狗”）等。這些接口電路已經(jīng)突破了傳統(tǒng)的微型計(jì)算機(jī)體系結(jié)構(gòu)，所以單片機(jī)也稱(chēng)MCU（Micro-Controller Unit，微控制器）。

單片機(jī)的種類(lèi)十分廣泛，現(xiàn)在市場(chǎng)上主流的有PIC系列、STM32系列、AVR等等。51系列單片機(jī)是對(duì)所有兼容Intel 8031指令系統(tǒng)的單片機(jī)的統(tǒng)稱(chēng)，它們都是Intel公司1981年制造8位MCU Intel 8051衍生兼容品，其指令集稱(chēng)為MCS-51。這里以此為例介紹單片機(jī)工作原理。

51單片機(jī)的通常采用的是40引腳的雙列直插式封裝（Dual In-line Package，DIP），引腳功能的定義如上圖所示。
除去基本的電源引腳，其中：
* VSS：電源引腳，需要接地（GND）。
* XTAL1、XTAL2(External Crystal)：時(shí)間引腳，在片內(nèi)XTAL1是振蕩器反相放大器和時(shí)鐘發(fā)生器的輸入端，XTAL2是振蕩器反相放大器的輸出。分別外接由兩個(gè)電容與晶振的并聯(lián)諧振時(shí)鐘電路時(shí)，XTAL1接外部晶振和微調(diào)電容的一端，XTAL2接外部晶振和微調(diào)電容的另一端；使用外部時(shí)鐘時(shí)，XTAL1接地或懸空，XTAL2引腳接外部時(shí)鐘的輸入。
* RST(Reset)：復(fù)位引腳，出現(xiàn)持續(xù)兩個(gè)機(jī)器周期的高電平將導(dǎo)致單片機(jī)復(fù)位。
* ALE/PROG(Address Latch Enable/)：作ALE，為地址鎖存允許控制，用于在訪問(wèn)外部存儲(chǔ)器時(shí)鎖存P0口輸出的低8位地址，脈沖的頻率大約為振蕩器頻率的1/6。作PROG，當(dāng)內(nèi)部程序存儲(chǔ)器（EPROM）編程時(shí)，由此輸入編程脈沖信號(hào)。
* PSEN(Programme Store Enable)：外部程序存儲(chǔ)器選通信號(hào)。
* EA/Vpp(External Enable)：作EA功能，為外部程序存儲(chǔ)器使能信號(hào)，低電平時(shí)，只能訪問(wèn)外部程序存儲(chǔ)器。作Vpp，對(duì)EPROM編程時(shí)，用以施加編程電壓。
* P0、P1、P2、P3：四個(gè)并行I/O口，每并行口8個(gè)引腳。

51單片機(jī)的32個(gè)I/O引腳，組成P0~P3四個(gè)8位的并行雙向I/O口，內(nèi)部的**特殊功能寄存器（Special Function Register，SFR）**P0~P3分別是它們的端口鎖存器，此外每個(gè)口還分別包含一個(gè)輸出驅(qū)動(dòng)器和輸入緩沖器。四個(gè)并行口可以按字節(jié)操作，也可以按位操作。

可作一般I/O口使用，應(yīng)用系統(tǒng)采用外部總線結(jié)構(gòu)時(shí)，也可以分時(shí)復(fù)用作為雙向數(shù)據(jù)總線（Data Bus）和低8位地址總線（Address Bus）。

上圖為P0口某一位的結(jié)構(gòu)原理圖。

當(dāng)P0作I/O口時(shí)，CPU發(fā)出控制信號(hào)C=0，封鎖與門(mén)，使場(chǎng)效應(yīng)管V2截至，同時(shí)將下面的數(shù)據(jù)選擇器（Multiplexer，MUX）撥到下方，將鎖存器的Qˉˉˉ端與場(chǎng)效應(yīng)管（Field Effect Transistor）V1的柵極接通。

輸出數(shù)據(jù)時(shí)，內(nèi)部總線數(shù)據(jù)經(jīng)鎖存器、MUX、V1輸出到引腳；輸入數(shù)據(jù)后，上下兩個(gè)三態(tài)輸入緩沖器用以?xún)?nèi)部的讀操作，分別實(shí)現(xiàn)讀引腳和讀鎖存器。

要注意的是，P0口作為I/O口輸出時(shí)，由于輸出級(jí)為漏極開(kāi)路電路，需要外接上拉電阻，才能輸出高電平；輸入后讀取數(shù)據(jù)時(shí)，V1導(dǎo)通將輸入的高電平拉為低電平造成誤讀，所以在進(jìn)行輸入操作前，要先向端口輸出鎖存器寫(xiě)“1”。

當(dāng)P0口作地址/數(shù)據(jù)總線時(shí)，CPU發(fā)出控制信號(hào)C=1。由P0輸出地址/數(shù)據(jù)信息時(shí)，與門(mén)打開(kāi)，MUX將CPU內(nèi)部地址/數(shù)據(jù)總線反向后與V1的柵極接通，V1和V2兩個(gè)FET管構(gòu)成推拉式輸出電路，負(fù)載能力大大加強(qiáng)；輸入數(shù)據(jù)時(shí)，是由下面的三態(tài)輸入緩沖器進(jìn)入內(nèi)部數(shù)據(jù)的。

四個(gè)I/O口中功能最簡(jiǎn)單，可做一般I/O口使用。其某一位的結(jié)構(gòu)原理圖如下。

其內(nèi)部已有上拉電阻，可直接輸出高電平，驅(qū)動(dòng)拉電流負(fù)載。和P0一樣，端口輸入后讀取數(shù)據(jù)時(shí)，要先向端口輸出鎖存器寫(xiě)“1”。

可作一般I/O口使用，在應(yīng)用系統(tǒng)采用外部總線結(jié)構(gòu)時(shí)，僅用作高8位地址總線。其某一位的結(jié)構(gòu)原理如下圖：