APB總線上還有其他一些功能模塊，如SPI接口控制器，CAMERA控制器等，由于不能一直占有總線，在對卡進行讀寫的同時，來不及處理及時收到的數據或來不及獲取新的發送數據，所以我們采取數據緩存，添加一個64bytes的FIFO。

控制器對卡進行讀操作時，需要先發送CMD9命令，獲得卡的CSD寄存器數據，其中包含了卡的數據長度，卡存儲容量，卡最大時鐘速度等。控制器可以持續進行數據讀取，直到向卡發送停止傳輸命令；或者讀取指定個數的數據塊。

讀數據過程中，如果卡檢測到錯誤，如超出范圍，地址對齊錯誤等，卡會停止數據發送，停在sending－data狀態，控制器需要發送停止傳輸命令，此時，卡會將錯誤信息，通過響應返回給控制器。

控制器可以對卡持續進行寫數據操作，直到向卡發送停止傳輸命令；或者指定個數的數據塊寫完。寫數據過程中，如果卡檢測到錯誤，如寫保護，地址超出范圍，地址對齊錯誤等，卡會停止數據的接收，停在Receiving-data狀態，控制器需要發送停止傳輸命令，此時卡會將錯誤信息，通過響應包返回給控制器。一個數據塊寫完后，卡需要一段時間將這塊數據寫到內部Flash中，控制器需要查詢卡的狀態，等卡寫完數據后，才能發送下一個命令。

2.4 CRC的算法設計

在CMD控制模塊和DATA控制模塊中均用到CRC校驗。CMD控制模塊中用的是CRC7，其公式是G(x)=x7+x3+1。實現其算法的邏輯圖如圖3。

圖3 CRC7生成邏輯

在DATA控制模塊中用的是CRC16，其公式是G(x)=x16+x12+x5+1。算法邏輯圖同CRC7類試，這里我們不再贅述。

兩種校驗本質相同，后者精度更高，適應數據尤其是長數據的傳輸校驗。

3 功能驗證與綜合

使用Mentor公司的ModelSim軟件進行仿真，該軟件許可在PC、Solaris、HP-UX或Linux平臺上使用，支持VHDL或Verilog硬件描述語言(HDL)仿真。它支持所有器件的行為級仿真和VHDL或Verilog仿真激勵。

為了測試設計的正確性，編寫了testbench模塊，其中包括一個用HDL描述的SD卡的原型(使得控制器能夠對該卡進行操作)，包括產生時鐘信號，輸出命令，讀寫的數據，產生的中斷等。下面以測試SDMMC讀寫寄存器，發送命令接收響應，4線塊數據(block data)傳輸等為例來說明：

當滿足片選信號后，APB總線對內部寄存器先進行配置，然后確定命令的發送，并附上CRC7的校驗碼，最后接收響應和響應的CRC7校驗碼。

對流傳輸，單塊，多塊數據等所有傳輸方式進行完仿真，利用目前業界最流行的綜合工具：SYNOPSYS公司的DesignCompiler對其綜合。經過對Script腳本約束的設定，通過DC將控制器的時序和面積進行優化，工作頻率滿足手機基帶芯片頻率125Mhz(最高可到200以上)，面積在3萬門，比主流的4萬門有所降低，節省了面積。

最后采用Xilinx公司的xc4vlx200-10ff1513芯片進行FPGA驗證，測試結果表明該控制器可以對市面上主流SDMMC卡進行數據傳輸，符合整個SOC的要求。

4 結語

驗證結束后，利用中芯國際的0.13um的工藝庫對上面的設計進行封裝制造，就實現了最新的SD1.0和MMC3.31協議，并將其嵌入到ASIC中，使得TD終端具有外部擴展存儲性，節約用戶開銷。不僅如此，該控制器可作為一個成熟的IP核，移植到各種基于多媒體處理的ASIC芯片中去，其應用十分廣泛。

作者創新點：該IP核的設計，為TD-SCDMA終端基帶芯片以及類似手持SOC提供外接擴展存儲卡的功能，且具有廣泛的可靠移植性用于其他芯片中。