嵌入式系統通常需要數模轉換器 （DAC） 生成模擬電壓與波形。DAC 有時用作嵌入式處理器的外置器件，有時集成至處理器中。無論哪種情況，CPU 都必須在適當時間將預期輸出值寫入 DAC。一般情況下我們采用定時器中斷 CPU寫入預期值來實現上述目的。如果 DAC 必須生成周期波形，CPU須從表格寫入下一個值，遞增數據表指針 （table pointer），并且檢查表格邊界，以便確定何時復位數據表指針。

將周期值寫入 DAC 的過程要求 CPU 開銷保持輸出波形。所需要的 CPU 開銷取決于數據表的長度、輸出波形的頻率以及 CPU 的工作頻率。例如，為了每個周期采用 32 個數據點生成 1 個 1kHz 的正弦波，在 CPU 頻率為 1MHz 情況下要求 CPU 每秒能夠處理 32000 個中斷信號。處理如此多的中斷僅在中斷之間留下 1000000 / 32000 = 31.25 個 CPU 指令周期。針對上下文切換與執行，如果每個中斷服務只需要 15 個 CPU 周期，所需 CPU 開銷就會達到近 50％。

如果應用要求第二個模擬輸出波形，那么 CPU 負載將會增大，甚至在所需的中斷服務時間內不能更新兩個 DAC。 MSP430F15x/16x 器件是解決該問題的良好方案。這些器件集成了兩個 DAC 與 1 個 DMA 控制器。DMA 控制器的用途是在無需 CPU 干預情況下將數據從一個位置轉移到另一個位置。在本例中，DMA 能夠在規定時間內將數據從數據表轉移到 2 個 DAC。

DMA 控制器具有三條獨立的通道。每條通道在配置后都可以用于將數值在任何地址之間進行轉移。因此，一個數據表可以同時用于正弦波與余弦波，而兩條 DMA 通道只需存取數據表的不同部分，以便形成正弦與余弦輸出。

此外，每條 DMA 通道都可以獨立遞增其源地址或目的地址。本例中，每條 DMA通道編程后遞增其源地址，但目的地址不變，始終為其對應的 DAC 數據寄存器。

DMA 傳輸次數也可以配置。在每條 DMA 通道傳輸完已編程數據值數量之后，即可以從最初編程的源地址開始進行下一次傳輸，從而使每條 DMA 通道都構成一個帶數據表的環形緩沖區并生成周期波形。

為移動數據值，每條 DMA 通道都需要一個觸發器。本例中，來自每個 DAC 的中斷標記用作其相應 DMA 通道的觸發器。如果 2 條通道同時觸發，則需要對DMA 通道進行優先排序，這樣一來，會在其中一個接收數據的 DAC 中造成延遲，進而造成輸出信號失真，因此應單獨處理 DAC 更新。

加載到 DAC 數據寄存器中，當定時器觸發 DAC 時，每個 DAC均能輸出新的值。本例中設置由 Timer_A1 輸出信號觸發每個 DAC。由于 2 個 DAC 采用相同的觸發信號，因此每個 DAC 的輸出波形相互同步，以便保持相應的正弦／余弦關系。

下面列出完整代碼以及 2 個輸出波形的示波器畫面。

#define FS_Val 4095

最后，每次 DMA 傳輸都會強行占用 2 個 CPU 時鐘周期。雖然 CPU 并不用于傳輸操作，但時鐘周期的占用會造成必要的 CPU 開銷且大于零。不過，對于 1kHz 的正弦波來說，假設有 32 個數據點，第 31.25個數據點之外的 2 個周期僅需要 6.4％的開銷，相比之下不使用 DMA 時開銷達到近 50％。另外，產生 2 個波形只需要 4個周期或 7.8％ 的開銷，而在不使用 DMA 時幾乎不可能產生 2 個 1kHz 正弦波。