引言

數控系統在工礦領域已得到廣泛應用，計算機數控系統通過對數字化信息的處理和運算，并轉化成脈沖信號，實現對電機的控制，進而控制數控機床動作和零件加工。隨著嵌入式技術的發展，我們可以設計規模更小，成本更低，功能更特定的嵌入式系統來完成傳統計算機數控系統所完成的工作。

1、設計方案

本系統以嵌入式處理器STM32和FPGA芯片為核心，運動控制方案中的處理部分都放在FPGA內部實現。這是1種硬件軟化的方案，即具有軟件可編程、可重構的特點，又有硬件那樣高性能、高可靠、高一致性的優點。其系統原理框圖如圖1所示。

圖1 ?系統原理

STM32從SD卡中讀取數據文件并進行相關算法處理，通過鍵盤掃描電路設置系統加減速的初始速度、最大速度、加速度的初始值以及一些控制參數。將相應參數傳送到FPGA進行處理，最后由FPGA控制輸出脈沖和脈沖間延時，通過高光耦隔離后輸出，控制電機的運轉。通過RS232實現和上位機數據通信以及驅動LCD完成人機交互工作。FPGA主要用來實現指令和數據處理模塊、加減速模塊、插補功能模塊（包括直線插補和圓弧插補）等運動控制算法。

2、運動控制算法在FPGA中的實現

2.1、速度控制算法在FPGA中的實現

為避免電機在啟動、運行以及換速過程中使各軸產生超程、沖擊、失步和振蕩的現象，保證運動機構的平穩和準確定位，這就要求電機在各程序段轉接時具有一個加減速的過程，使其平滑的過渡。大多運動控制系統都擁有梯形加減速和S型加減速功能。由于梯形加減速算法簡單，系統響應快，效率高等優點，結合本課題要解決的主要問題以及應用的相關領域，課題在傳統梯形加減速的基礎進行改進來實現脈沖的輸出。梯形加減速算法采用脈沖疊加的方法在FPGA內部的實現，即：以某一時鐘為基準，將其進行n次分頻后產生互不重疊的不同頻率的n種脈沖，然后提取所需要的幾種脈沖以式（1）進行疊加，從而輸出連續可調的、不同頻率的脈沖來完成加減速運算。式（1）如下所示：

由式（1）可知f0/2n為對基準脈沖的分頻，分頻過程中通過對分頻計數器的位數進行設置來產生不同頻率且不重疊的脈沖。系數a［N:0］是單位時間產生的脈沖數，即脈沖速率。由此可以得出該方法下的系統邏輯結構電路圖如圖2所示。

圖2 ?系統邏輯結構電路

在圖2中，系統主要包括時鐘發生器、脈沖速率發生器、脈沖發生器和疊加器（包括n位寄存器、n個與邏輯和n個或邏輯）4個單元。時鐘發生器主要對系統時鐘進行分頻產生基準脈沖;脈沖速率發生單元主要產生每單位時間輸出的脈沖數，即脈沖輸出速率單元，以及在里面完成加減速的判斷等功能;疊加單元主要將來自脈沖速率發生器的每單位時間脈沖數存儲在n位的寄存器中，然后完成和n種互不重疊的脈沖疊加的過程。

圖3為本設計在QuartusII中的仿真波形，值得說明的是為加快仿真速度，仿真前對某些參數進行過修改。

圖3 ?仿真波形

2.2、DDA直線插補在FPGA中的實現

如果所選取的脈沖當量足夠小，函數的積分運算就變成了變量的求和運算，則用求和運算來代替積分運算所引起的誤差可以不超過容許的數值。這樣，可以采取2個寄存器（被積函數寄存器Jv和余數寄存器Jr）和1個全加器Q構成數字積分器。比值積分法取累加次數等于終點坐標值中最大的1個，如進行累加運算，則該坐標累加和每次皆為1，每次皆發一個進給脈沖，作為進給脈沖。從而使每次的進給速度達到最大且均勻，所以加工的效率、加工的質量都大為提高。比值積分法直線插補邏輯框圖如圖4所示。

圖4 比值積分法直線插補邏輯

DDA直線插補在QuartusII中的仿真波形圖如圖5所示。插補起點為（0，0），終點為（20，9）的直線。

圖5中x，y為輸入，D為累加寄存器，D1為溢出脈沖，D2為余數寄存器。xpp，ypp為輸出脈沖。將插補的結果與實際圖形比較如圖6所示。

圖5 ?仿真波形

放起點坐標Yq和Xq。插補過程中，每當Y軸溢出一個脈沖，JVx應修正為JVx+1;而每當X軸溢出一個脈沖，JVy應修正為JVy-1。當圓弧由起點S（Xq，Yq）移動到終點E（Xe，Ye）時，X積分器JVx中的Y值將由Yq變為Ye，Y積分器JVy中的X值將有Xq變為Xe。對于修正過程中，加減1的取值要根據不同的曲線所在的象限和走向來決定。

圖6 ?插補結果與實際直線的比較

2.3、DDA圓弧插補在FPGA中的實現

DDA圓弧插補也是由被積函數和余數累加器夠成的［6，9？？12］。對于被積函數寄存器和余數寄存器的位數確定現在以第I象限逆圓為例來分析圓弧插補的被積函數和余數。對于圓弧插補，其被積函數是變量，是變動的值，換句話說它的被積函數寄存器中的值要不斷進行修正，并且圓弧插補時JVx對應Y軸坐標，JVy對應X軸坐標。例如，對圖7所示的插補來講，在插補開始時，JVx和JVy中分別存放起點坐標Yq和Xq。插補過程中，每當Y軸溢出一個脈沖，JVx應修正為JVx+1;而每當X軸溢出一個脈沖，JVy應修正為JVy-1。當圓弧由起點S（Xq，Yq）移動到終點E（Xe，Ye）時，X積分器JVx中的Y值將由Yq變為Ye，Y積分器JVy中的X值將有Xq變為Xe。對于修正過程中，加減1的取值要根據不同的曲線所在的象限和走向來決定。

圖7 積分法圓弧插補邏輯

DDA圓弧插補在QuartusII中的仿真波形，插補起點為（11，0），終點為（0，11）的圓弧。如圖8所示。

圖 8 ?仿 真波形

圖8中x，y為輸入，xsum，ysum為累加寄存器，xD，yD為余數寄存器。xpp，ypp為輸出脈沖。將插補的結果與實際圖形比較如圖9所示。

圖9 ?插補結果與實際圓弧的比較

3、結論

為驗證所設計芯片的插補功能，編寫了STM32粗插補程序，將產生的粗插補坐標增量發給FPGA進行插補實驗，得到了理想的插補輸出脈沖，控制步進電機的運轉從而雕刻我們所需要的補軌跡圖形。又編寫了STM32脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發送給PC。最后通過編寫PC的串口通信程序以及根據插補脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補軌跡圖形。最終繪圖結果顯示，在20M輸入時鐘頻率下，由插補脈沖生成的插補軌跡圖形正確，驗證了本文設計的插補算法功能的正確性。插補芯片達到了高速插補功能要求。