人類對視覺信號天生的敏感決定了對圖形處理硬件性能的渴求成了現階段硬件產業最炙手可熱的話題。 與滿足聽覺的音頻設備相比，現在的圖形處理技術水平給圖形處理還留有很大的發展空間， 這就決定了這個產業的競爭充滿了變數，在技術開發和市場推廣策略上稍有不慎就會別別人趕超。 為了應付激烈的行業競爭， 設計出更高性能的圖形處理芯片已經成為各個廠商保持自身競爭力水平最重要的手段。 今天我就來大家做一次特殊的旅行，了解圖形芯片設計研發的全過程，事實上現在絕大多數的芯片設計廠商都是依照這個程序來進行新品研發的。

　　芯片，英文為Chip；芯片組為Chipset。芯片一般是指集成電路的載體，也是集成電路經過設計、制造、封裝、測試后的結果，通常是一個可以立即使用的獨立的整體。“芯片”和“集成電路”這兩個詞經常混著使用，比如在大家平常討論話題中，集成電路設計和芯片設計說的是一個意思，芯片行業、集成電路行業、IC行業往往也是一個意思。實際上，這兩個詞有聯系，也有區別。集成電路實體往往要以芯片的形式存在，因為狹義的集成電路，是強調電路本身，比如簡單到只有五個元件連接在一起形成的相移振蕩器，當它還在圖紙上呈現的時候，我們也可以叫它集成電路，當我們要拿這個小集成電路來應用的時候，那它必須以獨立的一塊實物，或者嵌入到更大的集成電路中，依托芯片來發揮他的作用；集成電路更著重電路的設計和布局布線，芯片更強調電路的集成、生產和封裝。而廣義的集成電路，當涉及到行業（區別于其他行業）時，也可以包含芯片相關的各種含義。

　　芯片也有它獨特的地方，廣義上，只要是使用微細加工手段制造出來的半導體片子，都可以叫做芯片，里面并不一定有電路。比如半導體光源芯片；比如機械芯片，如MEMS陀螺儀；或者生物芯片如DNA芯片。在通訊與信息技術中，當把范圍局限到硅集成電路時，芯片和集成電路的交集就是在“硅晶片上的電路”上。芯片組，則是一系列相互關聯的芯片組合，它們相互依賴，組合在一起能發揮更大的作用，比如計算機里面的處理器和南北橋芯片組，手機里面的射頻、基帶和電源管理芯片組。

　　確定研發方案和硬件語言描述

　　與任何一個靠生產產品謀求發展的企業一樣，設計推出一款新的 GPU 的第一步理所當然的是市場的調研和產品的開發規劃。在這段時間內，未來產品的相關定位，主要占領的市場范圍等話題都被提到桌面上討論，這些問題討論的結果最終將決定產品最終的研發方案的大體內容：研發成本，研發周期以及開發過程中需要的資源等等。

　　接下來就要在研發方案確定的大方向的技術上研究從生產工藝，芯片代工等具體的細節問題進行商議。在成本的限制范圍內決定諸如集成晶體管數量等物理參數；緊接著就要在符合生產工藝的芯片代工廠中做出選擇了，決定這個的因素很多，當然第一點是能提供生產芯片要求的工藝水平，比如0.15微米，0.13微米，甚至90納米，其次是代工廠的產品質量和價格因素。當然很多時候芯片在設計的時候就計劃使用比較超前的工藝，保證選擇的代工廠（即芯片生產的公司比如TSMC ）在芯片設計完成開始投片的時候完成相關工藝改造是十分重要的，如果你在這一點上面做出錯誤的判斷，那對公司造成的損失是巨大的，因為圖形芯片行業是一個最求速度的產業，在生產工藝已經決定的情況下，如果要在回過頭來修訂工藝指標，那進行的工作又會持續幾個月，其中的工作量不比重新一塊芯片要少多少！

　　當這一切前期環節確定以后，就開始我們這篇文章最主要的部分了，顯示芯片構架的設計。一個設計團隊被組織起來定義GPU 支持的技術特征并且制定整個設計工作的日程表（比如團隊1在三周內完成反鋸齒單元的設計）。

　　在我們深入介紹芯片的設計過程之前，我們先來了解一下現在芯片制造公司一般的設計流程。 現在，芯片構架的設計一般是通過專門的硬件設計語言Hardware Description Languages （HDL）來完成，所謂硬件設計語言（ HDL）顧名思義，是一種用來描述硬件工作過程的語言。現在被使用的比較多的有 Verilog 、 VHDL。 這些語言寫成的代碼能夠用專門的合成器生成邏輯門電路的連線表和布局圖，這些都是將來發給芯片代工廠的主要生產依據。對于硬件設計語言（ HDL）一般的人都基本上不會接觸到，我們在這里只給大家簡略的介紹一下：在程序代碼的形式上HDL和C也沒有太大的不同，但他們的實際功能是完全的不同。比如下面這個Verilog語言中非常基本的一條語句：

　　always@（posedge clock） Q 《= D;

　　這相當于C里面的一條條件判斷語句，意思就是在時鐘有上升沿信號的時候，輸出信號 ‘D’ 被儲存在‘Q’。 就是通過諸如此類的語句描述了觸發器電路組成的緩存和顯存之間數據交換的基本方式。綜合軟件就是依靠這些代碼描述出來的門電路的工作方式關系生成電路的。在芯片的設計階段基本上都是通過工程師們通過Verilog語言編制HDL代碼來設計芯片中的所有工作單元，也決定該芯片所能支持的所有技術特征。這個階段一般要持續3到4個月（這取決于芯片工程的規模），是整個設計過程的基礎。

　　在上述的工作完成后，就進入了產品設計的驗證階段，一般也有一兩個月的時間。這個階段的任務就是保證在芯片最后交付代工廠的設計方案沒有缺陷的，就是我們平時所說的產品的“bug”。這一個階段對于任何芯片設計公司來說都是舉足輕重的一步，因為如果芯片設計在投片生產出來以后驗證出并不能像設計的那樣正常工作，那就不僅意味著繼續投入更多的金錢修改設計，重新投片，還會在圖形芯片產業最為重視的產品推出速度方面失去先機。整個驗證工作分為好幾個過程，基本功能測試驗證芯片內的所有的門電路能正常工作，工作量模擬測試用來證實門電路組合能達到的性能。當然，這時候還沒有真正物理意義上真正的芯片存在，這些所有的測試依舊是通過HDL 編成的程序模擬出來的。

　　接下來的驗證工作開始進行分支的并行運作，一個團隊負責芯片電路的靜態時序分析，保證成品芯片能夠達到設計的主頻 ；另外一個主要由模擬電路工程師組成的團隊進行關于儲存電路，供電電路的分析修改。 和數字電路的修正工作相比，模擬工程師們的工作要辛苦的多，他們要進行大量的復數，微分方程計算和信號分析，即便是借助計算機和專門的軟件也是一件很頭疼的事情。同樣，這時候的多有測試和驗證工作都是在模擬的狀態下進行的，最終，當上述所有的工作完成后，一份由綜合軟件生成的用來投片生產門電路級別的連線表和電路圖就完成了。 但是，圖形芯片設計者不會立即把這個方案交付廠家，因為它還要接受最后一個考驗，那就是我們通常所說的FPGA （Field Programmable Gate Array）現場可編程門陣列來對設計進行的最終功能進行驗證。 對于NV30那樣集成一億多個晶體管超級復雜芯片，在整個使用硬件設計語言（ HDL）設計和模擬測試的過程中，要反復運行描述整個芯片的數十億條的指令和進行真正“海量”的數據儲存，因此對執行相關任務的的硬件有著近乎變態的考驗。我們從下面NVIDIA實驗室的配備可見一斑。