◆ 傳輸線效應分析：阻抗、損耗、回流……

　　◆ 反射分析：過沖、振鈴……

　　◆ 時序分析：延時、抖動、SKEW……

　　◆ 串擾分析

　　◆ 噪聲分析：SSN、地彈、電源下陷……

　　◆ PI設計：確定如何選擇電容、電容如何放置、PCB合適疊層方式……

　　◆ PCB、器件的寄生參數影響分析

　　◆ 端接技術等

　　3 電源完整性PI

　　PI的提出，源于當不考慮電源的影響下基于布線和器件模型而進行SI分析時所帶來的巨大誤差，相關概念如下。

　　◆ 電子噪聲，指電子線路中某些元器件產生的隨機起伏的電信號。

　　◆ 地彈噪聲。當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，由于電源線和地線上存在阻抗，會產生同步切換噪聲，在地線上還會出現地平面反彈噪聲(簡稱地彈)。SSN和地彈的強度也取決于集成電路的I/O特性、PCB板電源層和地平面層的阻抗以及高速器件在PCB板上的布局和布線方式。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數目的增加均會導致地彈的增大。

　　◆ 回流噪聲。只有構成回路才有電流的流動，整個電路才能工作。這樣，每條信號線上的電流勢必要找一個路徑，以從末端回到源端。一般會選擇與之相近的平面。由于地電平面(包括電源和地)分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線區域時，就會產生地平面回流噪聲。

　　◆ 斷點，是信號線上阻抗突然改變的點。如用過孔(via)將信號輸送到板子的另一側，板間的垂直金屬部分是不可控阻抗，這樣的部分越多，線上不可控阻抗的總量就越大。這會增大反射。還有，從水平方向變為垂直方向的90°的拐點是一個斷點，會產生反射。如果這樣的過孔不能避免，那么盡量減少它的出現。

　　在一定程度上，我們只能減弱因電源不完整帶來的系列不良結果，一般會從降低信號線的串繞、加去耦電容、盡量提供完整的接地層等措施著手。

　　4 EMC

　　EMC包括電磁干擾和電磁抗干擾兩個部分。

　　一般數字電路EMS能力較強，但是EMI較大。電磁兼容技術的控制干擾，在策略上采用了主動預防、整體規劃和“對抗”與“疏導”相結合的方針。

　　主要的EMC設計規則有：

　　① 20H規則。PowerPlane(電源平面)板邊緣小于其與GroundPlane(地平面)間距的20倍。

　　② 接地面處理。接地平面具有電磁學上映象平面(ImagePlane) 的作用。若信號線平行相鄰于接地面，可產生映像電流抵消信號電流所造成的輻射場。PCB上的信號線會與相鄰的接地平面形成微波工程中常見的Micro-strip Line(微帶線)或Strip Line(帶狀線)結構，電磁場會集中在PCB的介質層中，減低電磁輻射。

　　因為，Strip Line的EMI性能要比Micro-strip Line的性能好。所以，一些輻射較大的走線，如時鐘線等，最好走成Strip Line結構。

　?、?混合信號PCB的分區設計。第一個原則是盡可能減小電流環路的面積;第二個原則是系統只采用一個參考面。相反，如果系統存在兩個參考面，就可能形成一個偶極天線;而如果信號不能通過盡可能小的環路返回，就可能形成一個大的環狀天線。對于實在必須跨區的情況，需要通過，在兩區之間加連接高頻電容等技術。

　?、?通過PCB分層堆疊設計控制EMI輻射。PCB分層堆疊在控制EMI輻射中的作用和設計技巧，通過合適的疊層也可以降低EMI。

　　從信號走線來看，好的分層策略應該是把所有的信號走線放在一層或若干層，這些層緊挨著電源層或接地層。對于電源，好的分層策略應該是電源層與接地層相鄰，且電源層與接地層的距離盡可能小，這就是我們所講的“分層"策略。

　?、?降低EMI的機箱設計。實際的機箱屏蔽體由于制造、裝配、維修、散熱及觀察要求，其上一般都開有形狀各異、尺寸不同的孔縫，必須采取措施來抑制孔縫的電磁泄漏。一般來說，孔縫泄漏量的大小主要取決于孔的面積、孔截面上的最大線性尺寸、頻率及孔的深度。

　　⑥ 其它技術。在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由于電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態電壓就是主要的共模EMI干擾源。為了控制共模EMI，電源層要有助於去耦和具有足夠低的電感，這個電源層必須是一個設計相當好的電源層的配對。問題的答案取決于電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常，電源分層的間距是0.5mm(6mil)，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。