今天花點(diǎn)時(shí)間研究一下ARMv8-A中的一個(gè)概念：通用計(jì)時(shí)器（Generic Timer）。

通用計(jì)時(shí)器為ARM的處理器核提供了一個(gè)標(biāo)準(zhǔn)化的計(jì)時(shí)器框架。通用計(jì)時(shí)器包含一個(gè)系統(tǒng)計(jì)數(shù)器（System Counter）和每個(gè)處理器核自己的計(jì)時(shí)器（per-core timer），如下圖。圖中的PE（Processor Element）代表處理器核。

系統(tǒng)計(jì)數(shù)器需要保證在芯片上電啟動(dòng)后一直保持工作，且以固定的時(shí)鐘頻率單調(diào)遞增計(jì)數(shù)。系統(tǒng)計(jì)數(shù)器的數(shù)值需要廣播給所有的處理器。在多核處理器架構(gòu)中，即使某些處理器核出于某些原因（節(jié)省功耗，生成故障等等）關(guān)閉電源，系統(tǒng)計(jì)數(shù)器仍能為處于工作狀態(tài)的處理器核提供計(jì)數(shù)值。

ARM建議系統(tǒng)計(jì)數(shù)器是56-64bit寬度，工作頻率在1-50MHz。我們以最小寬度56bit和最高速度50MHz來計(jì)算，計(jì)數(shù)器溢出需要大概 2^56/（5010^6606024*365），約為45年。此處只是給出大概的計(jì)算，具體的計(jì)數(shù)器設(shè)計(jì)要根據(jù)實(shí)際需求確定。

不知道大家看到這里發(fā)現(xiàn)沒有，系統(tǒng)計(jì)數(shù)器只是單調(diào)的遞增，并不能反映真實(shí)物理世界的時(shí)間（年，月，日，時(shí)，分，秒）。也就是說，SoC還需要板級(jí)提供一個(gè)RTC（Real-Time Clock），以供給真實(shí)時(shí)間。

每個(gè)處理器有一組計(jì)時(shí)器。這些計(jì)時(shí)器本質(zhì)上是比較器，軟件可以設(shè)置這些處理器本地計(jì)時(shí)器的數(shù)值，并且與系統(tǒng)計(jì)數(shù)器廣播來的值作比較。當(dāng)計(jì)滿后，觸發(fā)中斷（Interrupt）或者事件（Event）。前面講GIC（Generic Interrupt Controller）和虛擬化的時(shí)候都有提及相關(guān)內(nèi)容。

ARMv8-A中的處理器計(jì)時(shí)器如下表：

好了，基本的概念介紹完了，接下來看一看Generic Timer在具體實(shí)現(xiàn)時(shí)會(huì)遇到的一些問題。

首先，系統(tǒng)計(jì)數(shù)器需要傳輸給處理器核，系統(tǒng)計(jì)數(shù)器工作在低頻下（MHz），而處理器工作在高頻下（GHz），如何在兩個(gè)時(shí)鐘頻率下傳輸一組數(shù)值？這個(gè)問題可以通過二進(jìn)制和格雷碼轉(zhuǎn)換來解決。系統(tǒng)計(jì)數(shù)器的數(shù)值轉(zhuǎn)換成格雷碼，以格雷碼的形式在芯片中傳播；在處理器端，先做跨時(shí)鐘域采樣，這樣會(huì)保證采樣不會(huì)采錯(cuò)，然后格雷碼轉(zhuǎn)換成二進(jìn)制。

第二個(gè)問題，是多核處理器芯片中要面臨的。系統(tǒng)計(jì)數(shù)器的值要傳播給所有的處理器。這時(shí)，需要一定的機(jī)制保證該值同一時(shí)刻（此處不是絕對(duì)意義的分毫不差）到達(dá)每個(gè)處理器端。否則的話，可能會(huì)引發(fā)錯(cuò)誤。例如，假設(shè)兩個(gè)處理器A核B，處理器A端的系統(tǒng)計(jì)數(shù)器值更新快于處理器B端。處理器A以接收到的系統(tǒng)計(jì)數(shù)器值為時(shí)間戳，發(fā)送一個(gè)消息給處理器B；處理器B接收到消息后，看到的本地系統(tǒng)計(jì)數(shù)值如果早于消息中的時(shí)間戳，那就肯定不對(duì)了（不能接收來自未來的消息吧）。我在ARM的文檔中沒有找到ARM有什么推薦方案，個(gè)人感覺可以通過格雷碼打多拍的方式在整個(gè)SoC中傳播。這樣可以保證從系統(tǒng)計(jì)數(shù)器傳播到每個(gè)處理器入口端的延時(shí)一樣，至于每個(gè)處理器內(nèi)部跨時(shí)鐘域轉(zhuǎn)換造成的偏差，可以認(rèn)為是系統(tǒng)計(jì)數(shù)器時(shí)鐘的抖動(dòng)（jitter），忽略不計(jì)。

第三個(gè)問題，是多芯片間的同步問題。一個(gè)SMP可能由多個(gè)處理器芯片組成，每個(gè)處理器芯片有自己的系統(tǒng)計(jì)數(shù)器。但是SMP要求多芯片內(nèi)的所有處理器時(shí)間保持一致（類似單芯片中的多核間需要一致）。ARM在其參考設(shè)計(jì)中提供了一個(gè)解決方案，使用兩個(gè)芯片管腳SYNCREQ和SYNCACK實(shí)現(xiàn)一組握手協(xié)議。芯片間的同步通過這兩個(gè)專用接口和CCIX消息來完成。

在以下情況下，通過CCIX將消息寫入memory-mapped寄存器：

• 主設(shè)備向從設(shè)備發(fā)送未來的Tupdate時(shí)間值
• 從機(jī)使用接口重置主狀態(tài)機(jī)的任何錯(cuò)誤狀態(tài)

1. 從機(jī)在T0時(shí)刻置位SYNCACK，以指示主機(jī)開始同步；作為響應(yīng)，主機(jī)置位SYNCREQ；隨后從機(jī)取消SYNCACK置位；主機(jī)取消SYNCREQ置位。

2. 主機(jī)在T2時(shí)刻置位SYNCREQ，發(fā)起同步；從機(jī)在T3時(shí)刻置位SYNCACK，表示接受同步；主機(jī)在T4時(shí)刻檢測(cè)到SYNCACK，隨后主機(jī)取消SYNCREQ的置位；從機(jī)取消SYNCACK置位。從主機(jī)發(fā)起到從機(jī)響應(yīng)，之間的延遲Tdelay=（T4-T2）/2，這里的時(shí)間T4，T2都是主機(jī)端的時(shí)間，所以計(jì)算單向延遲要除以2。

3. 主機(jī)在T5時(shí)刻通過CCIX發(fā)送Tupdtvalue；從機(jī)在T6時(shí)刻接收到。

未來時(shí)間值：Tupdtvalue=T5+X，X=Tdelay+Tccix_network_delay

4. 主機(jī)在T7（= Tupdtvalue- Tdelay）時(shí)刻置位發(fā)起同步更新給從機(jī)；從機(jī)在T8時(shí)刻響應(yīng)，置位SYNCACK，注意這個(gè)T8是指從機(jī)端的時(shí)刻。

• 如果Tupdtsave
• 如果|Tupdtsave-T8|>OFFSET_THRESHOLD，向SCP發(fā)中斷
• 否則，從機(jī)將使用先前接收到的Tupdtvalue更新其本地時(shí)間
• 如果從機(jī)在T8沒有從主機(jī)接收到Tupdate值，則從機(jī)將等待直到接收到該值。然后從機(jī)立即啟動(dòng)另一個(gè)同步，并忽略收到的Tupdate值

上面是文檔里的內(nèi)容，我再通俗的解釋一下第4步。主機(jī)預(yù)估了一個(gè)時(shí)間值Tupdtsave（這個(gè)時(shí)間包含了第2步計(jì)算出的接口延時(shí)和CCIX上的傳輸延時(shí)），通過CCIX發(fā)給從機(jī)；從機(jī)在T8時(shí)刻收到該值，并開始比較，如果T8大，說明從機(jī)時(shí)間超前了需要停下來等待；如果T8和Tupdtsave大于門限值，說明主機(jī)和從機(jī)之間的時(shí)間差距較大；只有兩者接近時(shí)，說明主機(jī)和從機(jī)的差距可以忽略。

該同步過程按軟件編程的固定時(shí)間間隔重復(fù)。下圖是同步成功和失敗的時(shí)序圖。

此同步邏輯在每個(gè)主機(jī)和從機(jī)之間成對(duì)復(fù)制，所以對(duì)于具有四芯片系統(tǒng)，有三個(gè)這種實(shí)例化模塊。

個(gè)人認(rèn)為這種，這種方案有一個(gè)好處，就是冗余度大。

關(guān)于chip-chip的時(shí)間同步，其實(shí)還有很多種方法，比如IEEE，PCIe等，都提供了解決方案。筆者認(rèn)為，具體在SoC中的實(shí)現(xiàn)方案取決于軟件對(duì)于時(shí)間偏差的容忍度。

是不是以為到了這里就結(jié)束了？然而并沒有。在Armv8.4-A中，引入了一個(gè)概念，計(jì)數(shù)器縮放（Counter Scaling）。在此之前，系統(tǒng)計(jì)數(shù)器在每個(gè)時(shí)鐘周期內(nèi)加1。有了計(jì)數(shù)器縮放，可以每個(gè)周期增加X，X不必是1。實(shí)現(xiàn)方式如下，系統(tǒng)計(jì)數(shù)器擴(kuò)展為88-bit，其中高64-bit表示整數(shù)部分，低24-bit表示分?jǐn)?shù)部分。

并且定義了一個(gè)32-bit的增量寄存器CNTSCR，其中高8-bit表示整數(shù)部分，低24-bit表示分?jǐn)?shù)部分。例如，當(dāng)設(shè)置CNTSCR為0x0180_0000時(shí)，每個(gè)時(shí)鐘周期系統(tǒng)計(jì)數(shù)器增加1.5（整數(shù)部分是1，分?jǐn)?shù)部分是0.5）。

系統(tǒng)計(jì)數(shù)器提供兩個(gè)寄存器組：CNTControlBase和CNTReadBase。CNTControlBase用于安全訪問，定義如下：

CNTReadBase是CNTControlBase的副本，僅包括CNTCV寄存器。也就是說CNTReadBase只報(bào)告當(dāng)前系統(tǒng)計(jì)數(shù)值。與CNTControlBase不同的是，非安全訪問可以訪問CNTReadBase。即非安全軟件可以讀取當(dāng)前計(jì)數(shù)，但不能配置系統(tǒng)計(jì)數(shù)器。