系統設計方案

　　本圖像采集系統基于飛利浦的低端ARM7嵌入式微處理器LPC2104，CMOS攝像頭芯片采用美光公司的MT9V011。MT9V011的圖像輸出速率最大可達30fps，而LPC2104處理器的I/O口讀寫速度遠遠不夠，循環將它的某一個I/O口置為高后，隨即置低，輸出的方波頻率也不超過4MHz。另外，傳輸圖像的數據量相對于資源有限的嵌入式系統來說太大了，MT9V011默認情況下輸出一幅圖像的數據量大小為300KB，而LPC2104處理器的內存大小僅為16KB，而且沒有開放存儲器擴展總線，在處理器外部擴展存儲器很不方便。其它的低端控制處理器如AVR單片機、MCS51單片機等都存在這樣的問題，但是由于它們具有較高的性價比、開發調試比較方便和能夠比較快速地組建應用系統，因此它們在許多領域都有廣泛的應用。

　　針對此類處理器的一些資源和性能限制，可以采取一些輔助措施來解決。由于可編程邏輯器件具有處理速度快和能夠在線編程等諸多優點，十分適合與此類低端處理器相結合來解決一些純處理器系統無法解決的問題。隨著可編程邏輯器件技術的發展和相關技術的進步，此類系統得到了越來越廣泛的應用。本文就是采用這種方案來解決單一處理器無法完成圖像采集的問題。具體方案是由一片可編程邏輯器件來與MT9V011接口，控制圖像數據緩存到一片SRAM中，然后通知處理器讀取數據。這樣就同時解決了處理器I/O傳輸速度慢和內存不足兩個問題，能夠組建系統，完成圖像采集功能。圖像采集系統框圖如圖2所示。系統由四大部分組成：CMOS攝像頭電路、攝像緩存控制邏輯電路、SRAM存儲器和32位嵌入式系統總線接口。系統攝像緩存控制邏輯電路由CPLD EPM7128S實現。

　　圖2 嵌入式圖像采集系統框圖

　　CPLD控制邏輯設計

　　因為受到I/O傳輸速率和內存的限制，系統主處理器LPC2104無法完成采集圖像并存儲的功能。因而，只能借助于在系統中擴展1片CPLD來協作完成系統功能。由CPLD片內的控制邏輯電路完成讀取圖像數據并緩存到SRAM中的功能。因為系統不是實時圖像采集與處理，可以改變輸入時鐘，來降低CMOS數字圖像傳感器輸出圖像的速率。系統中CPLD的時鐘采用40MHz，將經過10分頻后的時鐘作為CMOS圖像傳感器的時鐘。這樣降低了圖像輸出的速率，減輕了處理器進行圖像數據處理的負擔，使處理器有空閑時間進行其它控制操作。由于CPLD要讀取CMOS圖像傳感器輸出的圖像數據并緩存到SRAM中，因此CPLD的片內邏輯主要是根據圖像傳感器輸出圖像數據的時序和SRAM的讀寫時序來編寫。CPLD片內的控制邏輯電路主要由Verilog語言編寫的狀態機實現。另外還有一些附加的門電路、多路選擇器和加法器，它們和狀態機共同組成了系統的攝像頭緩存控制邏輯電路。CPLD控制邏輯流程圖如圖3所示。

　　圖3 CPLD控制邏輯流程圖

　　功能驗證

　　為了驗證系統的圖像采集功能，需要對CPLD緩存的數據進行處理及顯示。由于PC機具有豐富的軟硬件資源，因此本文利用PC機來顯示圖像，驗證圖像采集功能的正確性。具體方法是：系統主處理器LPC2104讀取SRAM中的圖像數據并通過串口傳送給PC機，在PC機上編寫軟件接收數據并做簡單的處理就可以在PC機屏幕上顯示出圖像，從而能夠驗證系統的功能。

　　結語

　　本文通過在一個低端的嵌入式處理器系統中添加CMOS數字圖像傳感器，并編寫硬件描述語言程序、嵌入式處理器程序，實現了采集圖像的功能。文中給出了一個在低端嵌入式系統中增加圖像采集功能的實現方案，該方案具有性價比高，通用性強等優點，可廣泛應用于各種基于低端嵌入式處理器的監控系統中，使監控管理人員可以直觀地了解被監控的對象。該方案還可以進一步實現許多擴展功能，如圖像對比和圖像識別等