本文介紹了一種採用PLD和數據通路（datapath）來解放微控制器系統中CPU任務的方案。在大多數微控制器結構中，智慧的CPU身邊總會環繞著一系列不可程式的週邊設備。週邊設備的功能有限，通常它們只負責數據形式的轉換。例如，I2C週邊設備只是實現串列和平行數據格式之間的轉換，而ADC則實現類比到數位訊號的轉換。CPU因此不得不完成所有的數據處理工作，實際上它還能做些更有用的事情。此外，管理週邊設備將會導致CPU韌體異常復雜，并可能需要一個快速高效的CPU在即時的時序限制下執行這些韌體。這又會導致更多的潛在程式漏洞，因而需要使用更復雜和昂貴的除錯設備等。

　　但是如果週邊設備具備足夠的復雜度、靈活度與智慧，是否能有效地減輕CPU的許多任務呢？復雜的設計可以透過結構重建，變為一組分佈在CPU和週邊設備中間的簡單設計。CPU將可以執行更少的任務，或進行更少的中斷處理，因而使程式漏洞更容易被發現和修正。整體設計將使系統具有更好的穩定性，并且便于再使用部份設計。CPU處理任務減少就可以執行在較低的速度，因而降低功耗，或者這些額外可用頻寬可用來實現市場部規劃的下一代產品。然而，週邊設備設計仍需具成本效益，否則整個微控制器可能變得太貴。本文將展示如何把智慧、靈活、低成本、可定製的數位週邊設備設計到微控制器并配置，以幫助實現穩定的分佈式系統設計。

　　智慧邏輯選擇─PLD還是數據通路？

　　通常有兩種方法建構一個智慧的可配置週邊設備。首先是使用PLD。如圖1所示，PLD有一個驅動若干巨集單元的積和（sum of products）邏輯閘陣列。‘T’和‘C’符號表示每一個乘積項都能產生一個真值或補數（反向）輸出，這樣無論是正、負邏輯都可以支援。

　　圖1：一個PLD實例（包括12個輸出項、8個乘積項、4個巨集單元）。

　　圖1顯示了一個簡單的PLD例子。PLD可以有成百上千的巨集單元，每個巨集單元最高由16個乘積項驅動。乘積項裡的與閘和或閘可以互聯形成高度靈活的定製邏輯功能。巨集單元是典型的時脈架構，它們的輸出可以反饋到乘積項陣列，因此允許製作狀態機。

　　大規模PLD可以用來形成復雜的邏輯功能，甚至是完全的CPU，因此PLD當然可以用來實現智慧數位週邊設備。然而，很多閘可能只是實現諸如計數器或加法器等簡單的邏輯功能，但對于更復雜功能的實現，基于PLD的方案就會變得很貴。從某種程度上說，使用真正的CPU會更合理。

　　CPU的一個非常簡單的形式是基于算術邏輯單元（ALU）的數據通路，也稱為奈米處理器（nano-processor）。數據通路只是實現幾個常用函數，但會比使用PLD實現的效率更高。圖2：顯示了一個基于ALU的簡單的數據通路。典型的ALU可以進行各種作業，通常是8位元作業：向上計數（遞增）、向下計數（遞減）、加、減、邏輯與、邏輯或、邏輯異或，左位移、右位移。這裡有兩個8位元累加器，它們能夠為ALU輸出充當輸入數據暫存器或記憶體。一個輸入時脈訊號沿產生一次作業。函數選擇暫存器用來控制：

　　圖2：基于ALU的數據通路。

　　* 產生什么作業。

　　* 該作業的源暫存器。

　　* 輸出的目的暫存器。

　　根據數據通路的具體設計，其可能會做一系列復雜作業，如表1顯示。

　　表1：數據通路函數的實現舉例。

　　這個函數選擇模組實際上可以是一個小容量的SRAM，預加載所需的函數選擇位元，SRAM的地址線可以用來選擇執行哪個作業。最后，多數據通路可以用進位和移位訊號鏈在一起，以便可以進行多位元組作業數。

　　由于數據通路只有少數特定功能函數，很容易最佳化設計，因此其製作成本較低。然而，對于實現復雜的邏輯，數據通路遠遠沒有PLD那么靈活。那么，對于製作智慧、靈活、低成本的數位週邊設備來說，哪一種方法是更好的呢？是PLD還是數據通路？答案是，將兩者相結合。下面是一個實例，來看看是如何實現的。

　　通用數位模組

　　同時使用PLD和數據通路的系統實例是Cypress半導體的PSoC3和PSoC5晶片。每個系統包含最高24個通用數位邏輯子系統，稱為通用數位模組（UDB），其結構如圖3所示。一個UDB包含兩個圖1所示的PLD，一個數據通路以及狀態機和控制暫存器。有兩個鏈路路徑，一個用于PLD，一個用于數據通路。由一個路由通道來連接各UDB子區塊之間以及UDB之間的訊號。PLD配置、數據通路和路由透過寫入UDB配置暫存器來實現（圖中未顯示）。

　　圖3：通用數位模組（UDB）結構圖。

　　UDB的PLD設計在圖1中進行了描述。如圖4，UDB數據通路類似于圖2所示的基本的數據通路，但是它更精密復雜，因為擁有更多暫存器和更多的功能。

　　圖4：UDB數據通路結構圖。

　　* 8位元ALU可以實現所有的七個基本函數─遞增、遞減、加、減、與、或以及異或，并且它有單獨的位移和位元遮罩模組來進行ALU結果后處理（8位元ALU傳輸功能只需透過ALU傳送一個值完整移和位元遮罩模組）。位移模組可以做左位移、右位移、半位元組交換和傳輸。遮罩模組可以和單獨的遮罩暫存器裡的內容逐位元相與（圖中未顯示）。

　　* 作業可以使用兩個累加器（A0，A1）和兩個數據暫存器（D0，D1）來完成。兩個FIFO暫存器（F0、F1）可用來在數據通路和CPU之間傳輸數據。FIFO深度可達4位元組。這一結構可以使多任務處理變得簡單；在不同的時間，獨立作業可以在暫存器子集完成。例如，A0、D0、F0可以用于一個任務，而A1、D1、F1則適用于不同的任務。

　　* 廣泛的狀態條件（例如：比較、零檢測、所有個體檢測、溢出檢測）可以應用到累加器，數據暫存器，以及路由到元件其它地方。

　　靈活的路由

　　雖然UDB在PLD和數據通路兩個子系統都有很多特色，但廣泛的數位路由讓它們如虎添翼。訊號可以在PLD和數據通路之間路由，遍及整個UDB和元件的其它地方，形成了復雜的數位系統互連（DSI）結構。

　　實例

　　本例中，用一個UDB數據通路來製作一個帶重載（reload）功能的8位元數位計數器。為了實現這點，連接一個狀態條件回到控制存貯SRAM地址線，如圖5所示。

　　圖5：用UDB數據通路製作帶重載功能的計數器。

　　在這個設計中，A0是計數暫存器，D0是重載暫存器。需要兩個函數，一個用來遞減計數，一個從週期暫存器重載計數器；這些函數在控制儲存RAM裡預載了。

　　邏輯如下：當A0不為0時，狀態輸出將會變低，在地址0會執行遞減作業。當A0為0時，狀態輸出將為高，在地址1會執行重載作業。

　　所有作業都產生在時脈輸入的上升沿，可以記錄時脈沿數量。時脈輸入可以來自各種時脈源。狀態輸出可以透過DSI路由，包括到DMA和中斷請求輸入。使用數據通路鏈和遮罩模組，該計數器的大小可以是任何位數，不受限于8的倍數。

　　圖5所示為減法計數器。它可以很容易的轉換成加法計數器，可以透過使用不同的狀態輸出（A0= =D0）和控制儲存SRAM裡的不同函數：A0=A0+1和A0=A0A0。異或任何值的結果永遠為0。

　　透過使用PLD這個簡單的設計可以創造更復雜的應用。以一個紅綠燈控制器為例，紅綠燈控制器週期由綠、黃、紅叁種狀態構成，因此需要一個狀態機。每個狀態變化到下一個狀態之前會持續一定時間，所以必須有一個計數器。為了簡單起見，假設‘綠燈’時間和‘紅燈’是相同，但‘黃燈’時間不同。

　　只需要使用3個數據通路暫存器（假設為8位元計數值）就可以實現這個時序結構。A0為計數暫存器，D0為‘綠’和‘紅’狀態保持計數器重載值，D1為‘黃’狀態保持計數器重載值。模組結構圖如圖6顯示。

　　圖6：採用UDB PLD和數據通路建構的紅綠燈控制器結構圖。

　　要保存在控制儲存RAM裡的作業是：

　　A0 = A0 - 1 // 計數

　　A0 = D0 // 重載‘綠’或‘紅’

　　// 計數值

　　A0 = D1 //重載‘黃’值

　　狀態機在PLD裡實現。數據通路條件輸出反饋到PLD，以顯示需要改變狀態了。PLD也有這樣的邏輯，根據目前的狀態和從數據通路反饋的訊號，控制執行哪個數據通路作業和哪個燈要點亮。

　　超越基礎

　　紅綠燈控制器是一種簡單的應用類型，通常使用CPU編程。然而，我們已經看到，除了初始化程式碼，這個功能可以完全和CPU沒關係而可以由智慧的可配置週邊設備完成。這個功能可以很容易地擴展以支援附加需求，例如轉換訊號、行人行走訊號、車輛檢測感測器、流量/緊急事件轉發器。

　　CPU需要做什么

　　透過使用PLD和數據通路的有效組合，可以製作智慧的、靈活的、低成本的週邊設備，以減輕CPU的負擔。然而，如果這么多的功能都由週邊設備處理了，那還留著CPU做什么呢？在許多情況下，CPU不需要做很多事，在某些情況下系統初始化后，CPU就可以關掉了。不過，更實用的方案是使用CPU做CPU能做得最好的事情，例如：

　　* 復雜的運算

　　* 字符串和文本處理

　　* 資料庫管理

　　* 通訊管理

　　* 系統管理

　　例如，在我們的紅綠燈應用中，CPU可以用于以下幾個方面：

　　* 檢測車輛闖紅燈

　　* 使用相機拍攝牌照

　　* 從照片上擷取車牌文字資訊

　　從國家資料庫中查閱車主資訊，以及* 向車主發送罰單

　　透過由智慧週邊設備完成很多任務，CPU可以輕鬆地去做更有價值的任務。