?

　　目前，大多數高端嵌入式SoC都屬于異質芯片在單純地提高時鐘速度的方法退出主流之后，保持這種單線程的編程抽象，迫使通用的單處理器設計工程師采用雙處理器或四處理器的一致性系統(coherent system)。具有豐富軟件的高性能嵌入式系統也是如此，只是情況稍有不同。

　　這些SoC中的處理器通過非一致性(noncoherent)共享內存，以某種形式的消息傳遞進行通訊。在第三代蜂窩電話中，通過雙端口SRAM和中斷進行通訊的經典RISC/DSP組合，就是這些簡單機制的一個很好例子。 未來的高性能SoC將是處理器的分層和異質系統，即在層次結構中嵌入由同質多處理器組成的一致性處理器集群。這種轉變已經出現在一個特定的高性能嵌入式市場中，即以一致性網絡多處理器實現的聯網市場。

　　目前，對于未來嵌入式芯片多處理器(CMP)的準確特性仍存在爭議。CMP是屬于異質型，還是用同質處理器以分層方式實現的異質型還不明確。但對于許多CMP而言，使共享內存保持一致性至關重要。

　　定義和基本概念

　　對于一個帶有緩存的多內核共享內存系統而言，如果由任何處理器發布的任何“載入”操作所返回的值總是在該內存位置最新“存儲”的值，則認為該系統是緩存一致的。為了明確術語“最新存儲 (latest Store) ”的定義，我們需要探討一下內存模型。

　　借助于順序一致性(SC)模型這個常用的內存模型進行闡述。在SC系統中，可以根據一個并行程序的任何一次執行的結果，對在一個位置完成的所有操作(主要是“載入”和“存儲”)建立全局串行順序。因此，“一致性”意味著：(1)每個處理器發出的“載入”和“存儲”操作順序，以同樣的方式出現在該系統的全局串行順序中，該處理器按照全局串行順序把這些操作傳給內存系統;(2)在該系統中，處理器每次所讀取的操作所返回的值，就是在全局串行順序中上次寫入到該位置的值。

　　因此，術語“全局串行順序”是由系統實現的內存一致性模型(簡稱內存模型)的結果，在非正式場合中以“強”和“弱”來定義。內存模型與單處理器的指令集架構(ISA)有關，ISA定義了編譯器和硬件之間的操作約定。

　　ISA為多處理器系統(一般稱為多線程系統)定義了程序員和內存系統之間的操作約定。因此，Java等多線程語言也明確給出了內存模型。在本文，大多數的“多處理”都可以用“多線程”代替。

　　順序一致性(SC)、總體存儲順序(TSO)和處理器一致性(PC)是一些常用的機器級內存模型(從強到弱)。模型更強，意味著在并行內存系統的實現器中加入了更多約束，從而簡化了由并行中間件或系統庫寫入器執行的任務。

　　但從單處理器的角度來看，SC卻是內存一致性最弱的方式，因為它只提供合理的內存系統所必需的約束，而不再對內存操作進行限制。簡言之，強的內存模型確保并行內存系統在“讀出最新存儲操作返回的值”的約束基礎上，還提供其它約束，從而更有利于程序員編程。這些附加的約束通?？捎糜谠诰€程或處理器之間形成高效的同步機制。

　　為實現一致性，系統必須具備幾個基本特點。首先，在系統中的某一點處，向某個特定的內存位置寫入信息的操作必須是串行化的。請注意，串行化是一個邏輯概念。對于一些探索性的高性能實現，串行化只是對于在提交(commit)階段應如何返回事務給出了一個指導性方針，它類似于“無序”處理器，這種處理器保持一個臨時狀態和一個由提交點(commit point)分隔的“架構狀態”。

　　一致性系統的另一個特點是“寫入”傳播，它表示“寫入”操作需要最終傳播到需要這個新值的所有代理程序(agent)。第三個重要特點是“寫入”原子性，它是內存模型而不是一致性的結果，它表示在所有處理器被串行化后，需要將寫入操作全部傳播至系統中的所有處理器。

　　這里將只討論一致性協議的常見分類方法。這種分類方式基于系統中緩存的穩定狀態，常見的狀態被稱為“MOESI”，即修改、自有、互斥且干凈、共享且干凈，以及無效。這些術語的意義是自我解釋的，詳細解釋很容易在教科書中找到。

　　基于狀態的協議分類主要區分協議是基于“更新”還是基于“無效(invalidate)”。在基于“無效”的一致性協議中，系統中的一條緩存線僅有一個所有者，而在基于更新的系統中，所有緩存線的副本都是根據“寫入”操作來更新的。