（文章來源：OFweek）

ARM Cortex-M處理器系采用ARMv7-M架構設定，Cortex-M0和Cortex-M0+則采用類似的ARMv6-M架構。

此架構與先前的ARM架構有許多共同的特色，且經過特殊設計，以支援深層嵌入、低成本的即時微控制器應用。所以移除了舊架構的許多功能，但也加入新功能，制造出一個更像類微控制器的程式設計模型。舉體來說，從舊型處理器（像是常見的ARM7TDMI）的變動可總結如下：作業模式的數量從七個以上大幅減少到兩個：Handler模式和Thread模式。其中一項模式（Handler模式）具選擇性優先權限。

暫存器檔經過簡化。雖然開放供程式設計人員使用的暫存器基本上仍同樣是十六個，舊型架構中所用的備份暫存器復制機制也大幅減少，因此只有Stack Pointer（r13）會在兩個作業模式中加以暫存。備份暫存器為選擇性使用，甚至可以省略。

最大的變動在于異常模式。由于一般的微控制器應用可能會有大量的晶片周邊中斷，所以標準的巢狀向量中斷控制器（Nested Vectored Interrupt Controller， NVIC）規格會包含在架構中，所有的Cortex-M核心均包含該規格。同樣地，異常處理模式已在包含處理常式位址的向量表上加以標準化。內容的儲存與回復作業完全在硬體上實作，簡化寫入中斷處理的軟體工作，如此可在實作時達到非常低且可預測的中斷延遲時間。

ARMv7-M定義選擇性的記憶體保護架構，該架構與某些舊型ARM處理器所用的架構類似。裸機系統或在即時作業系統（RTOS）下運作的系統由于通常不需要虛擬記憶體，因此不支援虛擬記憶體。

為支援各種即時作業系統的運作和執行，有些標準的晶片周邊也會在架構中加以定義，如SysTick Timer。為縮小處理器核心的大小，ARMv7-M處理器的運行限縮到只有Thumb指令集（包含Thumb-2延伸），僅執行最小的子集，進而實現最小的核心。