處理器芯片，以及在其基礎上發展起來的MP系統芯片，設計和應用都發展得比較成熟。目前許多嵌入式計算機的系統設計，已經轉移到嵌入式MP系統芯片的設計上來；不僅如此，1985年開始的FPGA技術，在2000年就推出了帶嵌入式處理器ARM的FPGA芯片，現在已發展成了嵌入式MP系統芯片的一種硬件設計平臺。

國內已研制出以8位、16位以及32位處理器為核心的，與應用領域緊密相關的嵌入式MP系統芯片。隨著嵌入式應用的微型化與并行計算的要求越來越高，以及深亞微米技術的不斷發展所帶來的“紅墻”問題，使嵌入式陣列處理器的設計成了新的研究熱點。

為了航空航天圖像處理電子設備的微型化，美國休斯(Hughes)公司在3um CMOS工藝的基礎上，采用圓片級的3D 二次集成電路技術，按照SIMD PE陣列的體系結構，于1987年10月就研制成功了一種3D 陣列處理器。該陣列處理器由5個大圓片(Wafer)組成了32×32個16位定點處理元的PE陣列，工作頻率10 MHz，峰值速度為600 MOPS，功耗約1.5W，體積只有手掌大小，如圖2所示。除了32×32的PE陣列外，休斯公司還先后研制了每個大圓片上有128×128與256×256(=65536)個功能模塊的陣列處理器。

與其它嵌入式處理器不同，嵌入式陣列處理器設計的發展，從休斯公司的圖像處理的陣列處理器可以看出，是由成千上萬的處理元PE的陣列組成的。其它的陣列處理器是存在一個并行編程的語言問題的，早期的解決方法是把常用的程序設計語言擴充成并行程序設計語言，但沒有得到推廣；現在的解決方法是采用面向并行編程模式的映射語言。由于圖像處理的嵌入式陣列處理器，是一種支持數據并行計算的可編程的陣列處理器，采用的是指令流計算模式的SIMD PE陣列的體系結構，與超級計算的陣列處理器不同。

這是一種自然的實現數據并行計算的陣列處理器的體系結構，因為按時間映射方法執行數據并行算法時，SIMD PE陣列上所有PE每個周期執行的是同樣的一條指令的“數組操作”，數組大小理論上是沒有限制的；SIMD PE陣列的陣列處理器可以看作是數據并行算法的算法處理器(Algorithm Processor)，而不必看作是一個多處理器，從而得到了圖像處理器的并行編程簡單性、高效性與通用性。
? ? ? ?現代的陣列處理器的PE陣列基本上是支持兩維算法的，因為現在計算機的傳感器輸入主要是空間上的兩維陣列，顯示器輸出也主要還是空間上的兩維陣列，相應的PE陣列自然是兩維的；而可視空間是三維的，計算科學家是通過立體視覺算法在兩維陣列的顯示器上形成三維的立體感的。
? ? ? ?其實，隨應用領域的不同，完成空間并行計算的陣列處理器還可以是三維的。陣列大小是可以系列化的，陣列設計的發展主要是處理元PE的概念，以及處理元PE中的操作的概念，都應當是廣義的，還有一般處理器中所沒有的處理元PE之間的互連方法以及陣列處理器芯片之間的互連方法。

隨應用領域的不同，處理元PE的設計參數(字長精度、存儲容量與運算速度，以及體積、重量、功耗與可靠性等)是可以像處理器一樣系列化的。不僅如此，為了實現陣列處理器芯片的換代作用，使陣列處理器芯片不僅能夠替代處理器芯片，還可以替代現在的可重構的空間映射的并行處理芯片(靜態可重構的FPGA芯片與動態可重構的RC Device芯片)，處理元PE的概念應當是廣義的。

隨應用領域的要求不同，可以是現在已知的處理器(RISC/DSP)，也可以是現在未知的，例如，RC Device陣列中的功能模塊，FPGA陣列中的邏輯門或神經元，FPAA陣列中的模擬器件，FPTA陣列中的晶體管等。相應的處理元PE中的操作的概念也是廣義的，可以是現在已知的處理器操作(算術/邏輯等)；也可以是現在未知的“操作”，例如，對模擬器件的“操作”，對晶體管的“操作”等。

雖然圖像處理的嵌入式陣列處理器是在芯片特征尺寸不是很小的情況下就開始研制的，但是，它從擴大芯片面積與3D集成方面，推動了芯片制造技術的新發展。例如，美國休斯(Hughes)公司在特征尺寸為3um CMOS工藝的基礎上，采用很有特點的圓片規模集成WSI( Wafer Scale Integration) 電路技術，把圓片上的芯片互連起來，并采用了設計上的避錯技術(這也是現在解決“紅墻”問題時，芯片設計中要采用的技術)，將一次集成電路的面積從芯片擴大到了圓片。

值得指出的是，3D二次集成電路技術也是高性能陣列處理器中所要用的技術。例如，Intel提出了一個名叫Tera-Scale的計劃，2007年初采用65nm工藝，總共集成了1億(100 Million)晶體管，一共采用了80個比現代處理器簡單的處理元PE。
? ? ? ?PE陣列與SRAM存儲器陣列的互連也是采用3D 二次集成電路技術實現的，如圖4所示，Intel陣列處理器的性能，如表1中所示，每個芯片都達到了每秒1萬億次的水平。因為采用芯片四邊引線的辦法，單個芯片上的I/O引腳數目不能隨芯片集成度的提高成比例增長，采用3D二次集成電路技術解決單個芯片上的I/O引腳數目與“紅墻”問題，取得了成功，得到了發展。特別是TSV(Through-Silicon-Vias)方法的3D二次集成電路技術可以顯著地縮短芯片之間的連線長度，增大信號帶寬；使整機(或系統)與外部連接點大大減少，進一步提高可靠性。